张晓潇
- 作品数：3 被引量：0H指数：0
- 供职机构：中国科学院微电子研究所更多>>
- 相关领域：电子电信更多>>
- 一种旨在优化速度的多功能乘累加器设计
- 2006年
- 介绍了一种40±16×16位高速乘累加/减器的设计。该乘累加/减单元支持有符号数、无符号数及混合符号数的乘法、乘累加/减运算,并支持多种舍入的乘法、乘累加/减运算。该单元采用了改进的Booth算法和Wallace树结构,简化了部分积的产生,及部分积符号的扩展;优化了Wallace树的连接结构,及后续多个操作数的处理次序,从而显著地提高了乘累加/减器的速度。该设计综合考虑了高性能通用DSP对乘累加/减器的要求,作为某高速高性能定点DSP的一部分,已经实现了RTL电路设计、功能仿真、和PC综合,并准备流片且进行FPGA系统开发板的芯片验证。
- 张晓潇陈杰韩亮林川
- 关键词：BOOTH算法WALLACE树
- 超长指令字DSP处理器的共享寄存器堆设计
- 2006年
- 共享数据寄存器堆设计是超长指令字DSP处理器实现的难点。它的访问延时成为处理器的关键延时之一。在一高性能超长指令字DSP处理器的设计中,通过对传统单周期读写寄存器堆的设计方案进行深入的分析和研究,优化关键路径,设计出双周期读写结构的寄存器堆。通过电路实现比较后证实,双周期方案在减少27%访问时间的同时减少23%的面积。
- 林川张晓潇陈杰韩亮周朝显李海军
- 关键词：超长指令字数字信号处理器寄存器堆
- CoStar3数字信号处理器数据通路设计
- 张晓潇
- 关键词：数字信号处理器超长指令字数据通路
