潘伟伟
- 作品数：4 被引量：0H指数：0
- 供职机构：浙江大学更多>>
- 发文基金：国家自然科学基金国家科技重大专项更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种SRAM成品率专用测试结构的设计方法
- 2011年
- SRAM的成品率是半导体制造量产能否成功的关键。针对通用的工艺测试结构无法满足SRAM特殊要求的问题,阐述了一种SRAM成品率专用测试结构的设计方法。在SRAM原始版图的基础上改变设计以构造测试图形,并按阵列形式排布,有针对性地评估工艺环境造成的缺陷。研究结果表明该方法还原了产品电路的设计环境,能有效捕获违背SRAM特殊设计规则所造成的开路或短路缺陷,从而有助于快速修正设计误差,提升成品率。
- 熊建潘伟伟史峥
- 关键词：静态随机存储器成品率
- 用于成品率分析芯片的LVS方法
- 2011年
- 研究成品率分析芯片的特点和设计流程,提出适用的LVS方法。该方法结合传统的LVS及形式验证,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。将该方法与传统验证流程相融合,用于成品率分析芯片的设计和验证。实验结果证明,成品率分析芯片验证流程具有正确性和稳定性。
- 申飞史峥潘伟伟严晓浪
- 一种改进的测试芯片的设计方法
- 2013年
- 集成电路制造技术的不断进步,给缺陷定位带来巨大的挑战。传统的测试芯片和现有的可寻址的方法都无法满足当前缺陷快速准确定位的要求。本文提出了一种改进的可寻址测试芯片的设计方法:每个测试结构采用四端法连接以及单一的NMOS晶体管作为开关电路,以保证电性测量结果精确、电路设计的简洁以及面积利用率的进一步优化;并利用开关电路增加少量测试引脚,以方便物理缺陷定位的进行。该方法在110nm的CMOS工艺中得到应用。经过实际生产验证,实现了金属层断路等缺陷的定位,有效发现了该工艺中失效缺陷的成因,从而帮助实际的成品率实现快速提升。
- 潘伟伟张波郑勇军史峥严晓浪
- 关键词：可寻址
- 基于模块化单元的测试结构阵列设计及其应用
- 2013年
- 针对纳米级半导体制造工艺中传统测试芯片掩模面积利用率低的问题,提出一种基于模块化单元的可扩展成品率测试结构阵列设计方法.基于45nm CMOS制造工艺分别实现32×32和64×64 2个大规模的测试结构阵列,模块化单元的有效面积利用率达79.31%和70.8%;流片后通过测试数据的分析能够发现通孔缺失、通孔尺寸变大以及大尺寸缺陷导致金属缺失等工艺缺陷问题.试验结果同时表明,该方法将传输门器件和测试结构组合成模块化单元;不仅能够实现对测试结构的四端测量,保证测试结果的正确性,并且能够减小成品率测试芯片的掩模面积.
- 张波潘伟伟叶翼郑勇军史峥严晓浪
- 关键词：集成电路成品率
