公共文化服务平台

共 5 条记录，以下是 1-5

全选清除导出

排序方式：

基于DSP的FPGA配置方法研究与实现被引量：8: 2011年; 在数字电路中,FPGA+DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。; 李飞飞苏延川王鹏; 关键词：FPGA DSP 小型化

基于DDR3的高效距离门重排设计: 2025年; 为提高雷达信号处理的效率,设计一种利用DDR3存储芯片高效的完成脉冲雷达体制下距离门重排的方法。该方法设计了基于FPGA的DDR3读写控制逻辑,通过控制DDR3的BANK地址和数据地址,以跳BANK的方式按某种特定规律将雷达回波脉冲压缩信号的全部距离门信息写入到DDR3内,完成距离门重排。在满足脉冲多普勒雷达体制下对数据处理速度和时间要求的前提下,实现了更快的数据存储与读取的整体速率。仿真结果表明,在写入和读出相同的脉冲压缩信号距离门信息数据量情况下,通过对比跳BANK写入且连续地址读出、连续地址写入且跳跃地址读出以及跳跃地址写入且连续地址读出三种数据写入与存储方式,跳BANK写入且连续地址读出的写速率与读速率分别是516M*32bps和731M*32bps,综合整体速率是三种方法中最快的。本文所提设计方法能够高效完成距离门重排,适用于处理大数据量的雷达信号处理系统。; 何广亮李飞飞陈旭凯; 关键词：DDR3 FPGA 脉冲多普勒雷达

基于JESD204B协议的高速雷达波形产生电路设计被引量：1: 2018年; 为产生大带宽、复杂雷达信号,该文基于JESD204B协议,设计了高速D/A电路,稳定实现了单路6Gbps的高速通信,产生了最高频率3GHz、最大带宽200MHz的正弦信号,解决了专用DDS芯片无法产生复杂、大带宽信号的问题。; 李飞飞; 关键词：GTX

一种非接触式FPGA配置Flash快速烧写方法: 2025年; 文章使用Xilinx公司Artix-7 XC7A100T FPGA与Micro公司28F00AP30T BPI配置Flash构成FPGA配置逻辑,并由2片ESP8266通讯芯片构建上位机与FPGA间的双向无线通信链路,共同组建Flash快速烧写实验平台。通过对Flash编程特性和无线通讯芯片工作方式的研究,编写基于FPGA的Flash快速烧写逻辑,设计了一种使用Wi-Fi传输的基于FPGA的非接触式配置Flash快速烧写方法,实现了非接触式更新FPGA配置Flash中的加载文件,为精简外部接口、提升产品气密性设计提供了一种可借鉴的思路。通过在Flash快速烧写实验平台中的验证,文章介绍的非接触式Flash快速烧写方法可以高效可靠的完成存储器件中FPGA配置文件的更新。; 王博张瑜莹高鹏李飞飞; 关键词：FPGA 非接触式

DDR3 SDRAM在弹载雷达信号处理中的应用研究被引量：4: 2021年; 针对静态RAM容量小、价格昂贵,无法满足复杂需求的问题,提出在弹载雷达信号处理中应用DDR3 SDRAM作为数据存储器的方案。文中对DDR3 SDRAM在弹载雷达信号处理数据重排的应用方式进行了分析,设计了基于多BANK并行突发写、连续地址读的方案,解决了DDR3 SDRAM地址不连续读写时效率严重下降的问题,并对多种不同的读写方式开展了逻辑设计、仿真与性能评估等,验证了DDR3 SDRAM在弹载雷达信号处理应用的可行性,该方案读写速率存在较大余量,完全满足弹载雷达信号处理的需求,并能满足后续功能升级的需要,可推广应用。; 苏延川郭玉霞李飞飞

全选清除导出

共1页<1>

李飞飞