杨博文
- 作品数：19 被引量：3H指数：1
- 供职机构：西安邮电大学更多>>
- 发文基金：陕西省“13115”科技创新工程重大科技专项陕西省教育厅科研计划项目更多>>
- 相关领域：自动化与计算机技术更多>>
- 一种基于图计算加速器的稀疏矩阵列向量比较装置
- 本发明公开一种基于图计算加速器的稀疏矩阵列向量比较装置，包括：N个比较运算电路，比较向量的所有非零元素输入第一个比较运算电路；目标向量的所有非零元素分别输入至N个比较运算电路；每一个比较运算电路包括：操作电路、直接输出模...
- 邓军勇田璞杨博文赵一迪
- 文献传递
- 阵列处理器中簇内存储并行访问局部优先交换电路
- 阵列处理器中簇内存储并行访问局部优先交换电路主要适用于阵列处理器中簇内分布式存储结构的数据并行访问功能，属于集成电路设计技术领域。目的在于通过多级交换结构及局部优先访问策略，降低存储访问延迟、提高访问带宽、提高资源利用率...
- 山蕊蒋林邓军勇刘有耀李雪婷吴进杨博文
- 双缓冲数据驱动邻接互连接口电路
- 双缓冲数据驱动邻接互连接口电路主要适用于可重构阵列处理器结构中相邻处理元之间的数据传递，属于集成电路设计技术领域。目的在于通过双缓冲策略一方面实现数据的乒乓存储，另一方面截断数据驱动接口内部过长的组合反馈链，以此提高电路...
- 山蕊邓军勇朱筠谢晓燕杨博文
- 文献传递
- CNN加速器中卷积计算单元的硬件设计被引量：2
- 2019年
- 卷积神经网络(CNN)所有子层中卷积层的计算是整个网络计算中最耗费计算资源的问题,本文提出了一种对卷积神经网络的卷积层并行化实现方案。首先对系统的整体处理结构进行分析,然后对计算核的结构进行详细讨论,最后将卷积层中卷积运算并行映射到阵列处理器上。实验结果表明,在250Mhz的工作频率下,该结构可使FPGA(Field Programmable Gate Array,FPGA)提高峰值运算速度。
- 杨博文杨海涛高浩浩
- 关键词：卷积神经网络现场可编程门阵列
- 一种使用在OTN分组交换接口芯片内部的分时存储电路结构
- 本发明公开了一种高速异步处理数据的电路结构，支持低速接口向高速接口数据传输。这种结构适用于OTN中的传输，因为在处理数据单元模块之间存在多种频率的时钟信号，在OTN芯片与外部芯片包交换的时候，就需要将数据包发到高速接口进...
- 蒋林孟李林李赛杨博文杨望明
- 文献传递
- 光信道数据单元拆分重排结构的设计实现被引量：1
- 2013年
- 针对基于光传送网的数据分组交换技术中ODU(光信道数据单元)切割过程中如何将缓存中的位宽为64位的ODU2按照要求以任意1～8个字节取出的问题,用自顶向下的设计方法设计了一种自适应的数据拆分和重排电路结构,并用Verilog硬件描述语言实现了该结构,同时进行了功能仿真和逻辑综合。结果表明,该数据顺序重排结构的工作频率可以达到280MHz,能够显著提高ODU切割为数据包的效率。
- 杨博文蒋林朱谦
- 关键词：光传送网
- 一种基于Tile的三角形多向并行扫描方法及结构
- 本发明提供一种基于Tile的三角形多向并行扫描方法及结构，方法包括：根据边界函数方程，通过三角形三条边的线性函数确定出属于三角形内的像素点；对三角形从上下左右四个方向同时进行遍历，选择2×2大小的像素块作为扫描像素块的尺...
- 蒋林樊萌杨博文
- 文献传递
- 一种基于图计算加速器的稀疏矩阵列向量比较装置
- 本发明公开一种基于图计算加速器的稀疏矩阵列向量比较装置，包括：N个比较运算电路，比较向量的所有非零元素输入第一个比较运算电路；目标向量的所有非零元素分别输入至N个比较运算电路；每一个比较运算电路包括：操作电路、直接输出模...
- 邓军勇田璞杨博文赵一迪
- 文献传递
- 一种基于Tile的三角形多向并行扫描方法及结构
- 本发明提供一种基于Tile的三角形多向并行扫描方法及结构，方法包括：根据边界函数方程，通过三角形三条边的线性函数确定出属于三角形内的像素点；对三角形从上下左右四个方向同时进行遍历，选择2×2大小的像素块作为扫描像素块的尺...
- 蒋林樊萌杨博文
- 一种自重构自演化AI芯片中的缓存结构及其芯片
- 本发明涉及一种自重构自演化AI芯片中的缓存结构及其芯片，包括：缓存控制单元用于对存储控制器MC发送的图像输入数据进行拼接处理，以及对输出缓存单元发送的图像输出数据进行重排处理，得到重排后的数据，并向存储控制器MC发送重排...
- 邓军勇贾彦亭谢晓燕闫霄山蕊朱筠杨博文鲁松涛张宇豪
