徐翠萍
- 作品数：2 被引量：1H指数：1
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 路预测指令cache的设计与实现
- 集成电路技术以摩尔定律快速发展的同时，处理器和内存的性能差距却越来越大。作为处理器关键存储部件的cache，能够有效掩盖处理器与内存之间的性能差距，如何改进cache的性能一直是研究热点。然而，随着集成电路进入深亚微米及...
- 徐翠萍
- 关键词：体系结构高速缓存低功耗设计集成电路
- 嵌入式处理器中的寄存器堆延迟写回技术被引量：1
- 2009年
- 为了降低嵌入式处理器中寄存器堆的功耗,提出一种基于限制取指的寄存器堆延迟写回技术.对于嵌入式处理器,传统的寄存器堆延迟写回技术带来的效果并不明显,文中根据处理器前端比后端快的特点,采用限制取指技术提高寄存器堆延迟写回的效果,不仅大幅度地消除了对寄存器堆不必要的写操作,同时也降低了处理器前端的功耗.FPGA平台上的实验结果表明:在不影响程序性能的情况下,应用该技术后,EEMBC程序对定点寄存器堆的写操作减少了35%,对ICache的访问减少了15%,且没有额外的开销.
- 凡启飞张戈徐翠萍
- 关键词：嵌入式处理器寄存器堆
