2025年1月4日
星期六
|
欢迎来到鞍山市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
卢晓博
作品数:
1
被引量:4
H指数:1
供职机构:
西安交通大学电子与信息工程学院
更多>>
发文基金:
国家自然科学基金
更多>>
相关领域:
电子电信
更多>>
合作作者
王宣明
西安交通大学电子与信息工程学院
邵志标
西安交通大学电子与信息工程学院
孙海珺
郑州大学信息工程学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
中文期刊文章
领域
1篇
电子电信
主题
1篇
电路
1篇
自测试
1篇
内建自测试
1篇
格雷码
1篇
功耗
机构
1篇
西安交通大学
1篇
郑州大学
作者
1篇
孙海珺
1篇
邵志标
1篇
王宣明
1篇
卢晓博
传媒
1篇
计算机学报
年份
1篇
2011
共
1
条 记 录,以下是 1-1
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
一种基于格雷码的电路自测试序列分配算法
被引量:4
2011年
为了降低组合电路内建自测试的测试功耗,提出了一种基于格雷码的测试序列分配算法.分组式格雷码序列和种子序列相异或生成单跳变测试序列,根据电路的基本输入权重,合理分配测试序列位,减少了电路内部节点的跳变,有效降低了电路的测试功耗.该算法应用在改进的布斯二阶乘法器的自测试中,根据不同的数据通道位宽,相对于传统自测试架构,测试功耗降低了35.6%~43.7%,并且不影响乘法器的性能.对ISCA85基准电路的测试结果表明,该算法降低了测试功耗,具有高的故障覆盖率和少的测试长度,与LFSR相比功耗下降了59.3%~97.3%,并且硬件开销小.实验结果表明,该算法有效降低了组合电路的测试功耗,特别适合于系统级芯片内部模块的内建自测试.
孙海珺
王宣明
卢晓博
邵志标
关键词:
功耗
内建自测试
格雷码
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张