本方案设计的频率计由衰减电路、宽带通道放大器、整形电路、FPGA测量模块、STM32单片机最小系统组成。设计了一个放大倍数为40 d B的两级宽带通道放大器,将10 m V(有效值)的信号放大到1 V(有效值)左右。第一级使用OPA847实现了26 d B的放大,第二级使用THS3201实现了14 d B的放大。当被测信号幅度较大时,使用衰减网络将被测信号衰减到10 m V左右。放大后的信号整形后产生相同频率的方波信号,使用Cyclone IV FPGA芯片实现等精度法测量频率、时间间隔和占空比。测量结果通过串口传给STM32单片机系统进行相关处理和显示。
