刘海涛 作品数:37 被引量:17 H指数:2 供职机构: 中国电子科技集团第十四研究所 更多>> 发文基金: 江苏省科技支撑计划项目 更多>> 相关领域: 电子电信 文化科学 更多>>
一种-16dB~12dB增益范围的高线性度PGA设计 被引量:1 2013年 可编程增益放大器广泛应用于射频接收通道,起中频放大、驱动模数转换器的功能。基于电阻反馈运放设计的可编程增益放大器具有动态范围大、线性度高的特点。文中采用互补金属氧化物半导体工艺设计实现了一种基于全差分运放和衰减器的宽范围、高线性度可编程增益放大器。测试结果表明增益变化范围为-16 dB~12 dB,步进为1 dB,输出1 dB压缩点大于10 dBm@60 MHz,输出三阶交调点大于26 dBm@60 MHz。 谢书珊 张浩 刘海涛 邓青 万川川关键词:可编程增益放大器 高线性度 互补金属氧化物半导体 动态范围 一种基于时间交织流水线架构的高速ADC设计 被引量:1 2017年 伴随着宽带雷达系统的发展,信号带宽越来越大,从而对模数转换器(ADC)的转换速度要求也越来越高。为满足宽带系统需求,需要ADC能够在数百兆甚至上GHz转换速度下实现较高精度的数据转换,这对ADC芯片设计提出了很高的要求。基于0.18μm Bi CMOS工艺,设计了一种时间交织流水线架构的超高速ADC,前端采用一个超高速高精度跟踪保持器,转换核心采用四路并行流水线时域交织工作,内部集成多相位时钟控制电路。实测结果表明:该ADC芯片在800 MS/s速度下性能良好,部分通道最高工作速度可达1.2 GS/s。 邓青 刘海涛 吴俊杰 张理振关键词:模数转换器 宽带 流水线 一种低功耗轨到轨驱动放大器电路 本发明提供了一种低功耗轨到轨驱动放大器电路包括第一级放大器、第一级放大器偏置电路、驱动级放大器和驱动级放大器偏置电路;第一级放大器与驱动级放大器通过端点相连;驱动级放大器包括补偿电容CM1、补偿电容CM2和补偿电阻R,用... 徐宏林 张浩 刘海涛 吴俊杰文献传递 一种基于CMOS工艺的负压基准电路 本发明公开了一种基于CMOS工艺的负压基准电路,属于集成电路技术领域。本发明包括基准源核心电路和参考电平转换电路,所述基准源核心电路,产生相对于负压电源的参考电压;所述参考电平转换电路,用于产生参考于地的负压基准输出;所... 徐宏林 张浩 吴俊杰 刘海涛一种产生特定电压的开关电容电路 本实用新型涉及一种产生特定电压的开关电容电路,包括电容阵列、运算放大器和开关阵列,电容阵列连接到运算放大器的输入端和输出端,开关阵列与电容阵列中各电容一一对应控制电容的通断。本申请基于模数转换器中常用的开关电容阵列和运算... 刘海涛 张浩 吴俊杰 徐宏林 张理振文献传递 一种发射机控制保护系统 本发明公开了一种发射机控制保护系统,包括温度检测和控制单元,电流检测和控制单元,逻辑门,高压驱动器,脉宽调制控制器,VEE欠压保护器,高功率电阻,PMOSFET开关管,功率放大器,电源管理单元,功放栅极驱动单元;本发明提... 徐宏林 张理振 张浩 刘海涛 吴俊杰 沈逸骅一种全集成NMOS管驱动电路 本发明公开了一种全集成N管驱动电路,包括输入转换单元和电荷泵单元,输入转换单元将TTL信号转换为两路非交叠信号,一路经过缓冲,控制NMOS管,驱动泄放通路,另一路经过电平移位,控制NMOS管,驱动电源调制端,电荷泵单元由... 徐宏林 吴俊杰 张浩 刘海涛文献传递 一种高压功率PMOSFET驱动电路 本发明公开了一种高压功率PMOSFET驱动电路,包括参考电压产生单元,电压跟随器,低压差线性稳压器,电平转换器Ⅰ,高侧栅极驱动器,TTL电平转换器,死区发生器,电平转换器Ⅱ,有源泄放电路,功率PMOSFET,负载;本发明... 徐宏林 吴俊杰 张浩 刘海涛应用于14bit逐次逼近型ADC的前台数字校准算法 被引量:1 2022年 介绍了一种应用于14bit逐次逼近型模数转换器(SARADC)的前台数字校准算法。为了减少面积并提高匹配精度,采用了电容阵列式的数模转换器(DAC)架构;为了提高ADC的信噪比,采用了差分输入的结构;而针对电容阵列中电容失配对ADC性能的影响,提出了一种可存储、可对电容误差进行纠正的前台数字算法。使用接近理想的DAC阵列对失配较大的电容阵列进行误差纠正迭代,并通过1024次的累加迭代消除了噪声,得到了真实的电容权重。在校准之后,信噪失真比(SNDR)达到了82.4dB,无杂散动态范围(SFDR)达到了93.0dB。 赵越超 张理振 刘海涛关键词:逐次逼近型模数转换器 电容失配 全差分 一种宽带DAC芯片中小数延时电路设计与实现 被引量:1 2021年 小数延时电路是高速数模转换器(DAC)中的关键电路,采用小数延迟电路能够实现高速系统链路中不同通道间延时的匹配。文中首先分析了基于Farrow结构的拉格朗日插值滤波器,其次对小数延时滤波器算法进行了原型的仿真验证,然后,采用Verilog硬件描述语言对延迟电路进行了实现并完成逻辑仿真验证,最后在55nmCMOS工艺完成了版图实现,并通过后仿真完成了芯片流片。测试结果表明在2.5 GHz外部时钟频率下,在奈奎斯特带宽内能够实现1/200采样周期精度的小数延迟性能。 吴俊杰 张理振 刘海涛关键词:FARROW结构