您的位置: 专家智库 > >

黄海林

作品数:11 被引量:74H指数:4
供职机构:中国科学院计算技术研究所更多>>
发文基金:国家重点基础研究发展计划国家自然科学基金国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 6篇期刊文章
  • 4篇专利
  • 1篇学位论文

领域

  • 7篇自动化与计算...

主题

  • 8篇处理器
  • 5篇嵌入式
  • 5篇嵌入式处理器
  • 2篇单步
  • 2篇低功耗
  • 2篇读写
  • 2篇读写操作
  • 2篇队列
  • 2篇虚实
  • 2篇译码
  • 2篇指令队列
  • 2篇指令寄存器
  • 2篇随机存储器
  • 2篇物理地址
  • 2篇写操作
  • 2篇龙芯
  • 2篇缓冲存储器
  • 2篇寄存器
  • 2篇功耗
  • 2篇高速缓冲存储...

机构

  • 11篇中国科学院
  • 2篇北京神州龙芯...
  • 1篇中国科学院研...

作者

  • 11篇黄海林
  • 9篇范东睿
  • 9篇许彤
  • 4篇唐志敏
  • 4篇唐志敏
  • 2篇曹非
  • 2篇郑保建
  • 1篇王朋宇

传媒

  • 2篇计算机学报
  • 2篇计算机辅助设...
  • 1篇计算机研究与...
  • 1篇小型微型计算...

年份

  • 2篇2008
  • 3篇2007
  • 6篇2006
11 条 记 录,以下是 1-10
排序方式:
高可靠处理器体系结构研究
随着处理器逐步采用纳米级制造工艺,在处理器性能得到大幅提高的同时,由于集成 电路特征尺寸的减小、电源电压的降低和频率的升高,使得处理器对于串扰、电压扰动、 电磁干扰以及辐射等各种噪声干扰变得更加敏感,并可能引发错误的...
黄海林
关键词:单粒子效应故障检测容错技术处理器
文献传递
用于虚实地址变换及读写高速缓冲存储器的方法及装置
本发明公开了一种用于处理器中将虚拟地址转换为物理地址及读写高速缓冲存储器的方法及装置。本发明利用局部性原理,一方面将需要变换成物理地址的虚拟地址同虚拟地址历史记录相比较,如果同属一个虚拟页表,则不访问翻译后援缓冲器的随机...
黄海林唐志敏范东睿许彤
文献传递
嵌入式处理器在片调试功能的设计与实现被引量:14
2006年
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.
黄海林范东睿许彤朱鹏飞郑保建曹非陈亮
关键词:IEEEJTAG
龙芯1号处理器的故障注入方法与软错误敏感性分析被引量:38
2006年
在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实现连续快速的处理器仿真故障注入.在此基础上,进一步分析了龙芯1号处理器的软错误敏感性,通过快速注入大约30万个软错误,保证了分析结果具有较好的统计意义,可以有效指导后续的容错与可靠性设计.
黄海林唐志敏许彤
关键词:软错误
嵌入式处理器中降低Cache缺失代价设计方法研究被引量:3
2006年
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据Cache的基础上,本文提出了一种类非阻塞的指令Cache设计方法,可以降低指令Cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令Cache和数据Cache的缺失代价,处理器的平均性能提高了11.6%.
黄海林许彤范东睿唐志敏
关键词:嵌入式处理器CACHE
用于虚实地址变换及读写高速缓冲存储器的方法及装置
本发明公开了一种用于处理器中将虚拟地址转换为物理地址及读写高速缓冲存储器的方法及装置。本发明利用局部性原理,一方面将需要变换成物理地址的虚拟地址同虚拟地址历史记录相比较,如果同属一个虚拟页表,则不访问翻译后援缓冲器的随机...
黄海林唐志敏范东睿许彤
文献传递
一种单步执行在片调试功能的方法及装置
本发明公开了一种单步执行在片调试功能的装置,包括:指令队列电路1、指令译码电路2、指令寄存器电路3;其特征在于,还包括判断电路4、单步执行标志寄存器电路5和调试模式标志寄存器电路6;所述的单步执行标志寄存器电路5用于指示...
黄海林范东睿许彤唐志敏
文献传递
嵌入式处理器在片调试功能的验证被引量:3
2007年
以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误.
许彤王朋宇黄海林范东睿朱鹏飞郑保建曹非
嵌入式处理器TLB设计方法研究被引量:4
2006年
以处理器的TLB(Translation Look-aside Buffer)部件为研究对象,探讨嵌入式处理器TLB部件的高能效设计方法.用龙芯1号这款有代表性的真实处理器为设计模型,通过对功耗、面积、关键路径和性能等多方面的试验分析,提出了新颖的TLB低功耗设计方法.在经过改进后的TLB设计中,TLB部件的RAM部分的面积减少了50%,功耗降低了92.7%,整个TLB部件的面积减少了23.7%,功耗降低了28.5%,而电路延迟几乎没有增加,处理器的性能也没有受到影响.这充分说明改进方案是非常实用而有效的.
范东睿黄海林唐志敏
关键词:TLB低功耗龙芯RAM
嵌入式处理器中访存部件的低功耗设计研究被引量:13
2006年
以“龙芯1号”处理器为研究对象,探讨了嵌入式处理器中访存部件的低功耗设计方法.通过对访存部件的结构、功耗以及关键路径进行分析,利用局部性原理,提出一种根据虚拟地址历史记录进行判断的方法,可以显著减少TLB和Cache对RAM块的访问次数,使得TLB部件功耗平均降低了28.1%,Cache部件功耗平均降低了54.3%,处理器总功耗平均降低了23.2%,而关键路径延时反而减少,处理器性能略有提高.
黄海林范东睿许彤唐志敏
关键词:TLBCACHE低功耗龙芯1号
共2页<12>
聚类工具0