陈传东
- 作品数：11 被引量：8H指数：2
- 供职机构：福州大学物理与信息工程学院更多>>
- 发文基金：福建省自然科学基金国家自然科学基金福建省区域科技重大项目更多>>
- 相关领域：电子电信自动化与计算机技术电气工程更多>>
- 基于现场可编程门阵列的智能配电站安防巡检系统设计与实现被引量：2
- 2022年
- 在我国电力系统中,配电站属于电力网络边缘节点,是电力系统中的重要环节。然而,人工巡检或一些传统硬件设备的数据采集手段,由于成本及效率等问题,已经无法匹配当下的安防巡检需求。针对此问题,本文提出一种基于现场可编程门阵列(FPGA)的智能配电站安防巡检解决方案。首先利用YOLOv4-tiny网络实现安全帽佩戴检测、工作服着装检测、越界预警识别等功能,其准确率可达93.5%;其次针对配电站的应用场景,本文利用FPGA在边缘设备上实现实时检测的效果,并从并行展开及流水线等方面进行加速优化。实验结果表明,该系统可在ZCU102平台上实现每秒传输帧数为68的检测速度,整体平均性能达到228十亿次运算/秒。
- 陈标发陈传东魏榕山罗海波
- MAC控制器逻辑综合和可测性设计
- 2011年
- 本文主要阐述用Synopsys公司的逻辑综合工具DC和扫描链插入工具DFT compiler对MAC控制器进行逻辑综合和可测性设计,采用全扫描设计方式成功插入2条扫描链,达到99.96%的高测试覆盖率。
- 陈传东
- 关键词：逻辑综合扫描链可测性设计
- 一种忆阻扫描触发器设计
- 2016年
- 基于惠普公司的忆阻器模型,提出一种可支持断电模式的选择扫描触发器电路.数据可以从主从触发器中被传输存储到忆阻器中,在触发器被断电期间,忆阻器一直保持该数据.当扫描触发器处于唤醒时刻,忆阻器所保持的数据可以被控制回传到主从触发器中.采用惠普公司提供的忆阻器模拟电路仿真模型进行仿真验证,仿真数据及波形表明,该电路可以满足集成电路的低功耗扫描测试需求.
- 陈传东魏榕山陈群超王仁平
- 关键词：扫描链低功耗仿真
- H.264中二进制算术编码的硬件实现被引量：1
- 2007年
- H.264标准中的二进制算术编码算法复杂,用软件实现起来速度慢,编码一个信号需要多个时钟周期。结合硬件实现特点,对算法流程进行合理优化,采用流水线设计方法,电路结构采用Verilog HDL进行RTL级描述,在Synplify平台上进行FPGA综合,介绍了H.264中二进制算术编码的FPGA实现方案。编码速度达到1 b/cycle,工作频率达到75.7 MHz,完全可以应用于视频图像的实时编码中。
- 陈传东陈新
- 关键词：二进制算术编码H.264CABACFPGA
- 基于动态网格的135度PCB区域布线算法
- 2024年
- 由于不断增长的芯片引脚数量、极高的引脚密度和独特的物理限制,印刷电路板(Printed Circuit Board,PCB)的手动布线已成为一项耗时的任务。近年来,高效率的自动化布线技术得到了广泛的研究。区域布线是PCB设计的一个重要组成部分。针对基于静态网格区域布线的方案,布线拥塞、布通率低等问题,本文提出了一套基于动态网格的135度区域布线算法,主要包括以下技术:(1)对当前布线采用实时扩展动态网格;(2)135度布线角度节点调整算法;(3)基于拥塞控制的改进A*算法;(4)有效的拆线重布机制。实验结果表明,该算法对于所有工业界布线测试用例布通率都达到100%,并且运行时间方面优于工业布线器Free Routing和Allegro。
- 陈云梦陈传东陈家瑞周宇靖
- 关键词：动态网格A*算法
- 高性能64位并行前缀加法器全定制设计被引量：1
- 2011年
- 基于64位基4的Kogge-Stone树算法原理,采用多米诺动态逻辑、时钟延迟多米诺和传输管逻辑等技术来设计和优化并行前缀加法器的结构,达到减少了加法器各级门的延迟时间目的.为实现版图面积小、性能好,采用启发式欧拉路径算法来确定块进位产生信号电路结构,采用多输出多米诺逻辑来优化块进位传播信号,采用6管传输管逻辑的半加器.该加法器全定制设计采用SMIC 0.18μm 1P4M CMOS工艺,版图面积为0.137 9mm2,在最坏情况下完成一次64位加法运算的时间为532.26 ps.
- 王仁平何明华魏榕山陈传东戴惠明
- 关键词：并行前缀加法器
- 64位超前进位对数加法器的设计与优化被引量：3
- 2010年
- 设计一个应用于高性能微处理器的快速64位超前进位对数加法器。通过分析超前进位对数加法器原理,提出了改进四进制Kogge-Stone树算法的64位超前进位对数加法器结构,并结合使用多米诺动态逻辑、时钟延迟多米诺逻辑和传输门逻辑等技术来设计和优化电路。该加法器采用SMIC 0.18μm CMOS工艺实现,在最坏情况下完成一次加法运算时间为486.1 ps,与相同工艺和相同电路结构采用静态CMOS实现相比,大大减少了加法器各级门的延迟时间,取得良好的电路性能。
- 王仁平何明华陈传东戴惠明黄扬国
- 一种基于线性规划的全局逃逸布线算法
- 2023年
- 有序逃逸布线问题作为PCB设计中的关键一环,属于一类特殊的NP-困难问题,近年来得到广泛研究。传统方法中,基于整数线性规划或者是拆线重布类的启发式算法只适用于引脚数目较少的PCB引脚阵列,否则容易出现时间违规而导致布线失败。针对传统方法中大规模全局自动布线难的问题,基于线性规划的全局自动布线算法提出采用线性规划解决逃逸布线问题,并提出降低线网容量化解拥塞的新方法。与最新的逃逸布线算法相比,在处理大规模问题时,该算法不仅可以实现全部引脚的有序逃逸,并且布线时间提升50%,节省31%线长。
- 陈虹陈传东魏榕山
- 关键词：线性规划
- H.264标准二进制算术编码IP核设计
- 2010年
- 设计了一款基于H.264二进制算术编码算法IP核。针对该算法硬件实现特点,对其算法结构进行特别优化,并在Verilog HDL实现过程中,以JM86源代码为模型进行功能验证。在TSMC 0.18μm工艺下,达到频率200MHz,面积0.027mm2,能够满足实际应用要求。
- 陈传东何明华王仁平
- 结合改进A^(*)算法与拆线重布的有序逃逸布线被引量：1
- 2021年
- 逃逸布线是印刷电路板设计的一个重要组成部分。针对并行逃逸布线的方法用于较大规模电路板布线时速度慢且结果不够好的问题,该文提出一种结合改进A^(*)算法与拆线重布的有序逃逸布线方法。首先,通过代价预估函数确定引脚的布线顺序,使用改进A^(*)算法初始化有序逃逸布线。接着,优化同长度布线路径,调整拥挤区域布线路径。最后,使用A^(*)算法和广度优先搜索进行拆线重布。实验结果表明,该方法对给出的所有测试用例都实现了100%的逃逸,得到有序逃逸路径的可行解非常接近最优解,CPU时间比布尔可满足性问题(SAT)算法与最小费用多商品流(MMCF)算法平均减少分别约为95.6%,97.8%,总体线长也接近最优。提出的方法能够明显减少寻找可行解的时间,提高布线质量。
- 邓新国叶似锦陈家瑞陈传东
- 关键词：最短路径
