秦济龙
- 作品数：12 被引量：11H指数：2
- 供职机构：浪潮〈北京〉电子信息产业有限公司更多>>
- 发文基金：国家高技术研究发展计划国家重点基础研究发展计划国家科技重大专项更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种Cache一致性协议验证中覆盖率驱动的随机验证方法被引量：1
- 2011年
- 随机验证技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术,覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一。针对Cache一致性协议的验证目标,介绍一种引入基于朴素贝叶斯模型的机器学习来完善基于覆盖率驱动的随机验证的方法,并结合相关的实际验证过程对该方法进行了分析和讨论。
- 李拓王恩东胡雷均秦济龙
- 关键词：朴素贝叶斯模型
- 一种自定义高速串口存储网络浅析被引量：1
- 2012年
- 介绍目前工业界最新的存储网络交换传输的新进展和简要地叙述其现有的研究应用状况,以浪潮正在开发中的基于自定义高速串口的ISR存储交换网络为例介绍在大型IP-SAN网络存储传输器件设计和应用中的一些相关考虑.
- 秦济龙李仁刚林杨李拓刘刚
- 关键词：IP-SANSERDES数据安全RAS
- 一种路由交换阵列节点芯片及其系统的设计与实现被引量：1
- 2016年
- 介绍一种面向大数据处理数据中心应用的计算/控制/网络存储的路由交换阵列节点芯片及其所组成的安全交换阵列原型机的设计与实现;该路由交换阵列系统通过因特网远程使用软件定义网络(SDN)方式对高速安全交换网络的内部路由控制和安全等模块进行集中编程控制,满足数据中心对数据传输带宽容量的需求;同时并行计算过程中消除网络传输瓶颈,避免了数据中心网络等资源的长期占用浪费,为下一代数据中心解决方案的形成打下基础。另外还简述了其在金融交易系统领域大数据应用尝试的研究近况。
- 秦济龙李庆华王恩东公维锋张峰牛赟乌力吉张向民
- 关键词：大数据IP安全协议深度报文检测高频交易
- 一种静态随机存储器及其实现方法
- 本发明提供了一种静态随机存储器及其实现方法，该静态随机存储器包括：存储阵列，包括多个存储单元对；其中，所述存储单元对中包括2个存储单元，所述2个存储单元的电源走线重合，且电源走线的穿孔重合。该静态随机存储器能够实现存储阵...
- 王恩东胡雷钧李仁刚秦济龙
- 文献传递
- 环形振荡器结构设计浅析
- 简介高频差分环形振荡器设计的现状,并在分析环形振荡器噪声理论的基础上,以一个高频低相噪差分振荡器的结构设计为例分析叙述针对低相噪环形振荡器的设计思路,在电路设计中降低相位噪声采取的引入正反馈作用的传输管的差分延迟单元、提...
- 秦济龙郑旭强王恩东李福乐张春李仁刚李拓
- 关键词：CMOS
- 文献传递
- 一种高速网络报文处理器设计浅析
- 本文提出一种基于JTAG边界扫描实现的对DSP芯片进行仿真调试的结构。该结构使用DSP的主机口访问芯片内部的断点模块,设置硬件断点和单步操作,同时访问芯片的所有存储空间,满足对DSP芯片的仿真调试要求,并且由于使用JTA...
- 秦济龙牛赟乌力吉张向民李树国
- 关键词：异构计算数据安全消息管理互联多处理器
- 文献传递
- 一种高速串行总线设备及其传输数据的方法
- 本发明公开了一种串行总线设备及其传输数据的方法，涉及计算机通信领域。本发明公开的一种串行总线设备包括：收发模块，与对端设备之间建立一条差分时钟通道以及多条差分数据通道；链路检测模块，根据所接收到的链路检测指令检测差分时钟...
- 王恩东胡雷钧秦济龙李仁刚刘刚周恒钊柳雄丁亚军刘金广林杨张峰武扬
- 文献传递
- 一种物理链路检测电路设计及仿真模型实现方法被引量：2
- 2010年
- 检测电路用于动态检测多节点系统中节点间物理传输链路连接故障,以便系统采用链路降宽、冗余设计等手段提高系统可靠性。其仿真模型是指在系统级功能仿真验证阶段建立合理的检测电路软件模型,以保证设计验证的顺利进展;同时也为研制工作节省时间开销和设计成本。介绍了一种物理链路检测电路的设计方法,并且实现了其软件仿真模型的设计方法。
- 李仁刚王恩东胡雷钧秦济龙
- 关键词：检测电路仿真模型可靠性
- 一种串行总线设备及其传输数据的方法
- 本发明公开了一种串行总线设备及其传输数据的方法，涉及计算机通信领域。本发明公开的一种串行总线设备包括：收发模块，与对端设备之间建立一条差分时钟通道以及多条差分数据通道；链路检测模块，根据所接收到的链路检测指令检测差分时钟...
- 王恩东胡雷钧秦济龙李仁刚刘刚周恒钊柳雄丁亚军刘金广林杨张峰武扬
- 一种串行高速芯片互连接口逻辑设计与实现被引量：1
- 2012年
- 在计算机系统中,总线技术对整个系统的性能和功能都有直接影响,通过研究高速信号传输的特点,分析串行高速芯片互连协议,实现了一种串行高速芯片互连接口逻辑,并实现了FPGA平台的与处理器互连和芯片间互连的验证。最终达到了设计性能要求和可靠性要求,互连接口数据传输速率达到6.4GT/s。
- 李仁刚王恩东胡雷钧秦济龙
- 关键词：串行总线接口扰码FPGA可靠性
