王英喆
- 作品数：3 被引量：12H指数：2
- 供职机构：北京大学软件与微电子学院更多>>
- 相关领域：电子电信更多>>
- 基于FPGA流水线结构并行FFT的设计与实现被引量：5
- 2015年
- 根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合。
- 王英喆杜蓉
- 关键词：FFTFPGA流水线并行处理
- 全并行FIR滤波器的FPGA实现与优化被引量：6
- 2015年
- FIR数字滤波器的实现方法很多,而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法,并以8输入15阶FIR滤波器为示例,在直接型FIR的基础上改进得到全并行FIR结构,采用Verilog硬件描述语言完成设计,仿真结果与MATLAB软件测试结果一致。在此基础上,提出两种改进措施,并进行综合、布局布线,对比所占资源,结果分布式FIR为硬件实现的最佳选择。
- 王英喆王振宇严伟时广轶
- 关键词：FIR滤波器FPGA流水线分布式
- 高吞吐率LDPC码编译码器的FPGA实现被引量：1
- 2015年
- 新兴的60GHz无线通信标准IEEE 802.11ad在采用单载波调制方案时,最高传输速率可达到4.62Gb/s,最高处理速率为1.76GHz.标准中,采用准循环低密度奇偶校验码(QC-LDPC)以保证高传输速率下较低的误码率.针对该标准,设计并实现了高吞吐率的LDPC编译码器.编码器用移位寄存器作为基本单元实现.与此同时,对比了生成矩阵的不同存储方式以优化编码结构.译码算法选用改进的最小和算法,译码器的硬件结构兼容4种码率,并拥有3种调制方法的接口.按照设计结构,用Verilog硬件描述语言实现了LDPC编译码器,并得到了正确的仿真结果.同时,在V7-485tFPGA上完成综合,分析逻辑资源消耗.结果,当FPGA时钟频率为150 MHz时,传输速率可达到1.26Gb/s.
- 王英喆王振宇严伟时广轶
- 关键词：QC-LDPCFPGA
