陈咏恩
- 作品数：55 被引量：149H指数：6
- 供职机构：同济大学更多>>
- 发文基金：“上海－应用材料研究与发展”基金河南省教师教育课程改革研究项目国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术文化科学电气工程更多>>
- 基于蓝牙基带芯片的的布局技术
- 2003年
- 讨论基于蓝牙基带芯片ASIC设计的后端布局技术和布局参数的设置及其所带来的结果。通过讨论几种布局中遇到的情况,来比较哪种布局后所产生的效果较好,进而说明如何在ASIC后端设计中选择合适的布局策略。
- 杜照海陈咏恩
- 关键词：蓝牙ASIC基带芯片后端设计布局布线
- DVB-C接收机中的均衡器设计被引量：1
- 2007年
- 提出一种DVB-C基带芯片中自适应均衡器的解决方案,并对其进行了仿真。
- 史晓锋陈咏恩
- DVB-T内交织器的FPGA实现
- 广播电视正由模拟向数字全面过渡,数字电视广播技术是当前研究的热点问题。欧洲的DVB-T 标准由于采用COFDM多载波调制方式,具有优越的移动传输性能,因而应用范围更加广泛。该文介绍了DVB-T标准中内交织模块的算法并对内...
- 王祖文陈咏恩
- 关键词：内交织比特交织编码正交频分复用
- 文献传递
- 基于arm的LPC2214的传输模块硬件设计被引量：1
- 2006年
- 基于arm的LPC2214的传输模块的硬件设计,包括RS232接口,RS422接口,串行口UART0,UART1,USB接口的设计,以及外围存储模块的扩展.文中还包括各类电源和旁路电容的辅助设计,GAL16LV8控制器的abel编程.
- 余江陈咏恩
- 关键词：LPC2214ARM硬件
- Viterbi译码器ACS模块的串并结合IC设计
- 2005年
- 本文介绍了一种新颖的针对Viterbi译码器ACS模块(加比选模块)的集成电路设计方法:串并结合的实现方法。这种设计方法的优点在于一方面可以克服全串行设计造成的时延过大问题,另一方面可以实现较之全并行设计的芯片面积优化。这种串并结合的设计方法在数字通信领域将会有很大的使用价值。
- 杨凯陈咏恩
- 关键词：VITERBI译码器IC设计集成电路设计卷积编码
- 一种适用于DVB-T系统的新型FFT处理器设计被引量：3
- 2006年
- 针对地面数字视频广播(DVB-T)系统中高速FFT处理器的设计要求,提出了一种新的基16/8混合基算法及其实现结构。采用单个基16/8复用的蝶形运算单元顺序处理,并通过减少乘法器数目,有效降低了硬件消耗;运算单元内部采用“基4+基4/2”级联流水线方式,大大加快了运算速度;此外,应用对称乒乓RAM结构提高了蝶算单元的连续运算能力;并且使用改进的块浮点防溢出机制,以保证运算精度。仿真和实现结果表明该设计具有良好的性能,完全满足实际应用要求。
- 周加铳陈咏恩
- 关键词：快速傅立叶变换蝶形运算单元流水线
- 基于FPGA的AVS熵解码模块的设计与实现被引量：1
- 2008年
- 提出了一种适用于AVS的熵解码模块的VLSI实现方案。针对解码速度、实现复杂度及系统模块间的协作问题,给出了一种减少解码时间和系统资源占用的硬件实现方法。
- 李琳陈咏恩
- 关键词：AVS标准FPGA
- 基于Altera FPGA的软硬件协同仿真被引量：13
- 2003年
- 简要介绍了软硬件协同仿真技术,指出了在大规模FPGA开发中软硬件协同仿真的重要性和必要性,给出基于AlteraFPGA的门级软硬件协同仿真实例。
- 瞿俊杰陈咏恩
- 关键词：FPGA大规模集成电路
- 高速率维特比译码器FPGA设计中参数确定被引量：5
- 2003年
- 探讨了高速率维特比译码器的参数确定问题。简要介绍了维特比译码器的基本原理和体系结构,重点讨论了各个单元在不同参数下的对解码器性能的影响。通过参数的优化,缩减路径度量存储器的长度,减少了硬件消耗,并提出了相应的溢出保护电路,提高了译码器的运行速率。
- 刘鹏陈咏恩
- 关键词：高速率译码器维特比卷积码信道编码
- 数字电视标准DMB-T高速LDPC译码器VLSI设计
- 2009年
- 在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬件结构复用。与其他设计方案相比较,减少了RAM块的数量一半以上,全局布线难度也大大降低。整个设计在StratixⅡ FPGA上进行了综合验证。当译码迭代次数为20次时,系统吞吐量可达100Mb/s以上。
- 王鹏陈咏恩
- 关键词：低密度奇偶校验码
