您的位置: 专家智库 > >

解晓东

作品数:2 被引量:12H指数:1
供职机构:中国科学院计算技术研究所更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇电路
  • 1篇多核
  • 1篇音视频
  • 1篇音视频编码
  • 1篇音视频编码标...
  • 1篇时钟
  • 1篇时钟恢复
  • 1篇时钟恢复电路
  • 1篇视频
  • 1篇视频编解码
  • 1篇视频编解码器
  • 1篇视频编码
  • 1篇视频编码标准
  • 1篇解码
  • 1篇解码器
  • 1篇可编程性
  • 1篇集成电路
  • 1篇编程
  • 1篇编解码
  • 1篇编解码器

机构

  • 2篇中国科学院

作者

  • 2篇解晓东
  • 2篇高文
  • 1篇张鹏
  • 1篇张桢睿
  • 1篇吴迪
  • 1篇杜建国

传媒

  • 1篇计算机研究与...
  • 1篇高技术通讯

年份

  • 1篇2008
  • 1篇2007
2 条 记 录,以下是 1-2
排序方式:
一种基于多核流水的多标准视频编解码器体系结构被引量:12
2008年
多标准已成为视频编解码器的发展趋势,这给系统设计带来了性能和灵活性双重的挑战.根据视频标准间算法的异同点,提出并实现了一种多标准视频编解码器芯片的体系结构,支持包括H.264/AVC,AVS和VC-1的多个标准.系统级采用了基于宏块的多核流水线结构,在保持可编程性的基础上显著提高了系统级的并行度.模块级进行了详细的软硬划分设计,可配置的专用数据通路用以加速各模块的特定运算.VLSI实现表明,芯片面积仅为961kgate,且能保证NTSC(30fps)和PAL(25fps)的实时编解码.
张鹏杜建国解晓东高文
关键词:多核可编程性视频编解码器超大规模集成电路
双STC时钟恢复电路的设计与实现
2007年
针对数字电视机顶盒的重要功能——多节目解码对播放同步的需求,设计了一种双时钟计数器(STC)的时钟恢复电路,并在支持先进音视频编码标准(AVS)的高清解码芯片中得到实现。该电路使用主从两个STC,主STC由一个混合型的锁相环驱动,该锁相环产生的27MHz时钟同时用于产生音视频解码时钟;从STC则由一个全数字的锁相环驱动,它仅用于与展示时间戳(PTS)比较产生显示同步控制信号。同时提出了一个硬件的低通滤波算法,该算法保证了STC在稳态下追踪传输流中的节目时钟参考(PCR)的变化,并且提供稳定的时钟输出,同时有效降低了主控CPU的负荷。仿真实验结果表明,所提出的时钟恢复电路和低通滤波算法具有较好的性能和较低的计算复杂度,并有效地降低了硬件开销。
张桢睿吴迪解晓东高文
关键词:时钟恢复传输流
共1页<1>
聚类工具0