沈桢
- 作品数：6 被引量：9H指数：2
- 供职机构：东南大学能源与环境学院射频与光电集成电路研究所更多>>
- 发文基金：国家高技术研究发展计划国家杰出青年科学基金更多>>
- 相关领域：电子电信自动化与计算机技术电气工程更多>>
- 千兆以太网高速分接集成电路设计
- 2004年
- 研究了千兆以太网接收系统结构 ,在此基础上设计了千兆以太网的分接芯片 ,采用0 .2 5 μmCMOS工艺设计的千兆网分接电路实现了 1.2 5Gbit s数据的 1∶10串 并转换 ,芯片核心面积4 70 μm× 32 0 μm ,在输入摆幅为 5 0 0mV、输出负载 5 0Ω条件下 ,输出 12 5Mbit s数据峰峰值是 82 8mV ,抖动有效值为 10ps ,眼图占空比为 4 1.5 % ,输出信号上升沿为 9ps。电源为 3.3V时功耗仅为 16 1mW。
- 沈桢朱恩赵文虎王志功
- 关键词：千兆以太网CMOS工艺
- 2.5～40Gb/s光收发关键器件芯片技术被引量：5
- 2004年
- 介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。
- 朱恩王志功冯军黄颋王欢陈海涛孟凡生杨守军吴春红仇应华沈桢郁伟嘉王雪艳程树东孙玲费瑞霞王峻峰刘欢艳陈明洁
- 关键词：超高速集成电路PHEMTHBTSCFL
- 千兆/万兆以太网串并转换集成电路设计
- 以太网经历了10Mb/s以太网、快速以太网、千兆以太网和万兆以太网的发展历程，从局域网迈入了城域网和广域网，在未来的网络结构中将扮演日益重要的角色。触发器是数字电路的重要单元模块，触发器从逻辑功能和锁存原理上有着不同的分...
- 沈桢
- 关键词：千兆以太网万兆以太网触发器高速集成电路电路设计
- 文献传递
- 0.18-μm CMOS千兆以太网并串转换芯片设计被引量：2
- 2004年
- 提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .
- 郁炜嘉朱恩程树东孙玲费瑞霞沈桢孟凡生吴春红王雪艳王志功
- 关键词：千兆以太网并串转换CMOS
- TDM系统高速CMOS单片集成复用/解复用器的研究被引量：1
- 2004年
- 本文分析了TDM系统中复用器和解复用器的电路结构 ,通过比较各种结构之间的优缺点和应用特点 ,提出了 10Gb/s速率工作的复用和解复用器结构及其内部所应采用的电路 .进而 ,本文着重研究了系统中关键的同步电路 ,给出了具体的设计和优化方法 .采用TSMC 0 .2 5 μmCMOS工艺 ,本文制作了四种不同的同步触发器并对其性能进行了比较 ,其中双预充电TSPC触发器可工作在 4GHz .以此为基础 ,本文还设计了半静态结构工作在 1.2 5Gb/s速率的 10 :1复用器、1∶10解复用器以及TSPC结构工作在 1.5 6 2 5Gb/s速率的 5∶1复用器和CML结构工作在 10Gb/s速率的1∶4解复用器 ,通过在晶片测试 ,其结果表明电路功能正确、工作稳定 ,达到了设计要求 ,证明了本文提出的设计方法的可行性和正确性 .
- 赵文虎王志功沈桢朱恩
- 关键词：复用器解复用器CMOS工艺集成电路
- 10Gbit/s0.18μmCMOS1∶4分接集成电路
- 2004年
- 研究了万兆以太网接收芯片结构 ,并在此基础上设计、流片和测试了高速 1∶4分接芯片 ,采用 0 .1 8μmCMOS工艺设计的1∶4分接电路 ,实现了满足 1 0GBASE R的 1 0 .31 2 5Gbit/s数据的 1∶4串 /并转换 ,芯片面积 1 1 0 0 μm× 80 0 μm ,在输入单端摆幅为 80 0mV ,输出负载 5 0Ω条件下 ,输出2 .5 78Gbit/s数据信号电压峰峰值为 2 2 8mV ,抖动为 4psRMS ,眼图的占空比为 5 5 .9% ,上升沿时间为 5 8ps .在电源为 1 .8V时 ,功耗为 5 0 0mW .电路最高可实现 1 3.5Gbit/s的
- 沈桢朱恩赵文虎王志功
- 关键词：万兆以太网CMOS工艺
