陈钰
- 作品数：5 被引量：22H指数：4
- 供职机构：复旦大学信息科学与工程学院电子工程系更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 用于2.5Gbps千兆以太网发接器的时钟倍频器设计被引量：7
- 2003年
- 提出了一种电荷泵锁相环电路实现的适用于 2 .5Gbps千兆以太网发接器要求的高速时钟倍频器的设计方法。为了获得高速时钟 ,设计中采用了双环路的 VCO结构 ,并且运用动态 D触发器来实现高速分频器。同时为了使得 PLL性能更加稳定 ,对电路作了进一步改进 :在 VCO的延迟单元中加了温度补偿部分 ,又采用箝位技术消除电荷泵中电荷重新分配引入的影响。运用 UMC0 .18μm,1.8V CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ;结果表明设计的时钟倍频电路对于不同的 PV T( P表示工艺变化引起的模型参数的变化 ,VT表示系统工作条件温度和电源电压的变化 )均能得到符合满足 2 .5Gbps千兆以太网发接器要求的时钟倍频信号 ,即使在最坏情况下电路也能保持很好的相位跟踪特性 ,输出静态相位误差平均为 50 ps,整个电路的功耗平均为 35m W。
- 陈钰洪志良
- 关键词：千兆以太网锁相环环形压控振荡器电荷泵
- 采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计被引量：7
- 2001年
- 提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 .采用 U MC的 0 .2 5 μm CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ,结果表明设计的 PL L 对于不同的 PVT:SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化 ,第三个字母表示系统工作条件 :T为 75℃ ,3.3V;S为 12 5℃ ,3.0 V;F为 0℃ ,3.6 V) ,均能得到符合标准要求的7相时钟信号 ,其中 VCO固定频率所对应的温度系数为 32 ppm/℃ ,电源反射比为 0 .2 % /
- 陈钰洪志良朱江
- 关键词：环形压控振荡器CMOS工艺集成电路设计
- 高速锁相环电路的研究与设计
- 高速锁相环（PLL）电路的研究与设计是该论文的重点.论文结合这两种高速锁相环电路的设计给出了从行为级到电路级的整个设计流程,为锁相环的设计提供了一个很好的参考.VCO是锁相环电路中的核心单元,为了尽量减小温度和电源电压变...
- 陈钰
- 关键词：电荷泵鉴频鉴相器压控振荡器千兆以太网
- 文献传递
- 一种采用交错耦合VCO和高速前置分频器的频率合成器被引量：5
- 2001年
- 文章提出了一种采用延迟单元交错耦合压控振荡器 (VCO)和高速双系数前置分频器的锁相环 (PLL)频率合成器设计方法。采用 0 .2 5μm的 CMOS工艺模型 ,在 Cadence环境下模拟 ,在相同级数情况下 ,设计获得的 VCO比传统顺序连接的 VCO速度快 1 .4倍 ;运用动态 D触发器实现的双系数前置分频器 ,最高速度可达 2 GHz。该锁相环频率合成器在 40 0 MHz～ 1 .1 GHz的宽频范围内都能保持良好的相位跟踪特性 ,温度系数为 886ppm/°C,电源反射比为 3.3%
- 陈钰洪志良傅志军
- 关键词：频率合成器压控振荡器前置分频器
- 018μmCMOS工艺784Mb/s的数据发送器设计被引量：4
- 2001年
- 在高精度平板显示系统中 ,传统的界面将液晶显示控制器直接与平板图像控制器连接。由于信号的并行满摆幅传输 ,该界面不能解决强电磁干扰及高功耗等问题。给出了一种基于ANSI/TIA/EIA - 6 44标准的低压差分信号 (LVDS)数据发送系统 ,以解决传统数字视频界面的瓶颈问题。该系统采用 0 18μmCMOS工艺进行设计。高速、较少的并行传输线及低电压摆幅等系统特性实现了高速、低功耗、低电磁干扰 ,单通道数据传输率 784Mb/s ,总数据传输率达 392Mb/s的高速数字视频信号的传输。满足了SVGA、XGA、SXGA等显示模式分辨率的要求。该数据发送器采用HSPICE仿真器在各种PVT情况下做了仿真 ,结果表明 ,系统的各项指标满足上述标准 ,部分参数优于标准的要求。
- 朱江陈钰洪志良
- 关键词：发送器平板显示器电磁干扰CMOS工艺
