单悦尔
- 作品数：20 被引量：8H指数：2
- 供职机构：中国电子科技集团第五十八研究所更多>>
- 发文基金：江苏省自然科学基金国家科技重大专项更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于FPGA可自动扩展地址的控制系统
- 本发明涉及一种基于FPGA可自动扩展地址的控制系统，包括一个地址产生模块，多个地址解码模块和多个地址控制模块，每一列对应一个地址解码模块，每一行对应一个地址控制模块，地址产生模块产生一个地址，地址通过第一总线传递给每一个...
- 庄雪亚于宗光胡凯单悦尔闫华
- 文献传递
- 一种降低长时钟走线上时钟偏斜的方法
- 本发明涉及一种降低长时钟走线上时钟偏斜的方法，该方法是先增加一条与长时钟走线对称一致的环回时钟走线，然后在长时钟走线和环回时钟走线上的每个时钟输出处增加相位内插时钟缓冲器，生成相位位于两路时钟相位中间位置的时钟进行输出，...
- 谢长生于宗光单悦尔张艳飞
- FPGA中开关矩阵的研究被引量：1
- 2016年
- 开关矩阵是现场可编程门阵列FPGA芯片中最重要的组成部分之一。通过对FPGA中开关矩阵进行分析和研究,介绍了开关矩阵的布局和绕线方式,建立了开关矩阵的基本模型,对开关矩阵模型进行了仿真、分析和优化。重点分析了开关矩阵速度与各参数因子之间的关系,结果表明优化后的开关矩阵具有很好的性能。
- 胡凯谢达刘彤张艳飞单悦尔
- 关键词：FPGA开关矩阵布线延时
- 一种用于高性能FPGA的多电平标准I/O电路
- 2023年
- 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。
- 曹正州张胜广单悦尔张艳飞刘国柱
- 一种非全覆盖的八输入查找表结构
- 本发明涉及一种非全覆盖的八输入查找表结构，该查找表结构包括25个基本逻辑单元，含2个LUT4、4个LUT3和19个二选一MUX；10个信号端口，含8个信号输入端口A，B，C，D，E0，F0，E1，F1和2个信号输出端口Y...
- 苏润丰范继聪徐彦峰董宜平胡凯单悦尔
- 文献传递
- 基于CPLD的ARINC429总线接口系统设计被引量：1
- 2010年
- 文章首先简单介绍了ARINC429航空总线的应用背景和总线传输协议的基本内容。然后根据ARINC429航空总线标准的要求,提出一种基于ACTEL公司CPLD的透明数据传输系统方案。在QUARTUSⅡ和MODELSIM的设计平台上,该系统成功实现12路ARINC429信号接收和4路ARINC429信号发送的功能,每个通道都包括32×8的数据FIFO,ARINC429字长为32位,主机接口采用16位,429数据速率支持12.5kbps与100kbps,数据传输实时可靠,能较好地满足ARINC429通信系统的要求。该电路系统采用正向设计,VerilogHDL硬件语言描述,ACTEL公司A3P250VQG100I实现,规模十四万门左右,采用VQFP100封装,双电源设计,功耗低至0.4W,能较好地满足工业级电路系统低功耗的设计要求。
- 屈凌翔单悦尔杨兵
- 关键词：ARINC429总线复杂可编程逻辑器件
- 一种降低长时钟走线上时钟偏斜的方法
- 本发明涉及一种降低长时钟走线上时钟偏斜的方法，该方法是先增加一条与长时钟走线对称一致的环回时钟走线，然后在长时钟走线和环回时钟走线上的每个时钟输出处增加相位内插时钟缓冲器，生成相位位于两路时钟相位中间位置的时钟进行输出，...
- 谢长生于宗光单悦尔张艳飞
- 文献传递
- 一种高效高速的大容量FPGA电路功能验证方法被引量：2
- 2017年
- 对大容量FPGA芯片进行功能验证时,如何提高验证效率以及验证用例的覆盖率已经成为缩短总体产品时间所面临的挑战。针对上述问题,提出了一种高效、高速的大容量FPGA电路验证方法,可以根据验证用例需求,利用FPGA预先配置一定的功能,通过采取不同的配置文件得到最优网表。该验证方法具有灵活动态配置网表功能,可以节省仿真资源80%左右,大幅度缩短仿真时间,仿真器运行速度至少提高20倍,同时可以提高验证效率,最大限度地提高验证电路的覆盖率,能够满足大容量电路功能仿真的需求。该验证方法已成功应用于大容量FPGA电路功能验证工程实践中。
- 丛红艳于宗光闫华单悦尔胡凯董宜平
- 关键词：FPGA电路
- 现场可编程器件FPGA的BLOCK RAM级联结构
- 本发明涉及现场可编程器件FPGA的BLOCK RAM级联结构，包括：一列SRAM18K单元，一列SRAM18K单元内相邻的两个SRAM18K单元通过第一级ASIC级联逻辑布线结构进行地址级联或者数据并联，形成一个BLOC...
- 丛红艳闫华于宗光单悦尔胡凯
- 文献传递
- 一种高分辨率时钟相移架构与算法的实现方法
- 本发明涉及一种高分辨率时钟相移架构，包括：粗粒度时钟相位延迟链DELAY_LINE1，时钟相位选择器CLK_PS_MUX1，细粒度时钟相位延迟链FINE_DELAY1，粗粒度时钟相位鉴相器GENERAL_PD，细粒度时钟...
- 涂波单悦尔于宗光胡凯
- 文献传递
