您的位置： 专家智库 > >

俞少华

作品数：7 被引量：0H指数：0
供职机构：北京航空航天大学更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 7篇中文专利

领域

  • 2篇自动化与计算...

主题

  • 4篇电路
  • 4篇生成器
  • 3篇亚健康
  • 3篇印制线
  • 3篇印制线路板
  • 3篇实时监测
  • 3篇数字集成电路
  • 3篇网络
  • 3篇网络监测
  • 3篇线路板
  • 3篇集成电路
  • 3篇健康
  • 3篇焊点
  • 2篇时钟
  • 2篇时钟信号
  • 2篇输入输出
  • 2篇资源调整
  • 2篇内部资源
  • 2篇分析仪
  • 2篇FPGA

机构

  • 7篇北京航空航天...

作者

  • 7篇高成
  • 7篇俞少华
  • 4篇黄姣英
  • 3篇张栋
  • 3篇洪晟
  • 2篇王香芬
  • 2篇郭伟

年份

  • 1篇2014
  • 1篇2013
  • 2篇2012
  • 3篇2011
共 7 条 记 录，以下是 1-7
全选 清除 导出
排序方式：
一种对数字集成电路焊点健康状态实时监测的装置
一种对数字集成电路焊点健康状态实时监测的装置，它包括状态信号采集电路、状态信号检测电路及判断输出电路三个部分。状态信号采集电路对能够反映焊点网络的健康状态的电压信号进行采集，并传输给状态信号检测电路；状态信号检测电路对状...
洪晟俞少华高成张栋
文献传递
一种对数字集成电路焊点健康状态实时监测的装置
一种对数字集成电路焊点健康状态实时监测的装置，它包括状态信号采集电路、状态信号检测电路及判断输出电路三个部分。状态信号采集电路对能够反映焊点网络的健康状态的电压信号进行采集，并传输给状态信号检测电路；状态信号检测电路对状...
洪晟俞少华高成张栋
文献传递
一种FPGA内连线资源的测试结构及方法
一种FPGA内连线资源的测试结构，它是一种内建自测试结构，即测试图形生成器TPG、输出响应分析仪ORA和被测电路CUT整个测试结构都由现场可编程门阵列FPGA内部资源构成，它通过编写测试配置程序配置FPGA实现。一种FP...
高成俞少华黄姣英郭伟
一种基于SRAM的FPGA的LUT测试结构
一种基于SRAM的FPGA的LUT测试结构，它由多条并行的测试链构成，测试链由串联在一起的局部链构成，每一级局部链又由一个测试图形生成器TPG和一个被测电路CUT组成。每条测试链中，第一级局部链的时钟信号由外部时钟提供，...
高成俞少华王香芬黄姣英
文献传递
一种对数字集成电路焊点健康状态实时监测的装置
一种对数字集成电路焊点健康状态实时监测的装置，它包括状态信号采集电路、状态信号检测电路及判断输出电路三个部分。状态信号采集电路对能够反映焊点网络的健康状态的电压信号进行采集，并传输给状态信号检测电路；状态信号检测电路对状...
洪晟俞少华高成张栋
一种FPGA内连线资源的测试结构及方法
一种FPGA内连线资源的测试结构，它是一种内建自测试结构，即测试图形生成器TPG、输出响应分析仪ORA和被测电路CUT整个测试结构都由现场可编程门阵列FPGA内部资源构成，它通过编写测试配置程序配置FPGA实现。一种FP...
高成俞少华黄姣英郭伟
文献传递
一种基于SRAM的FPGA的LUT测试结构及方法
一种基于SRAM的FPGA的LUT测试结构，它由多条并行的测试链构成，测试链由串联在一起的局部链构成，每一级局部链又由一个测试图形生成器TPG和一个被测电路CUT组成。每条测试链中，第一级局部链的时钟信号由外部时钟提供，...
高成俞少华王香芬黄姣英
文献传递
全选 清除 导出
共1页<1>
聚类工具0