您的位置: 专家智库 > >

朱璨

作品数:31 被引量:13H指数:2
供职机构:中国电子科技集团第二十四研究所更多>>
发文基金:模拟集成电路国家重点实验室开放基金更多>>
相关领域:电子电信更多>>

文献类型

  • 19篇专利
  • 11篇期刊文章
  • 1篇学位论文

领域

  • 17篇电子电信

主题

  • 18篇电路
  • 10篇转换器
  • 7篇A/D
  • 6篇A/D转换
  • 6篇A/D转换器
  • 6篇采样
  • 5篇时钟
  • 4篇电荷
  • 4篇电压
  • 4篇基准电路
  • 3篇电荷泵
  • 3篇时钟稳定电路
  • 3篇输入信号
  • 3篇芯片
  • 3篇放大器
  • 3篇比较器
  • 3篇BICMOS
  • 3篇采样开关
  • 2篇带隙基准
  • 2篇带隙基准电路

机构

  • 28篇中国电子科技...
  • 9篇中国电子科技...
  • 1篇电子科技大学
  • 1篇重庆大学
  • 1篇中国电子科技...

作者

  • 31篇朱璨
  • 18篇张正平
  • 17篇王永禄
  • 15篇付东兵
  • 13篇陈光炳
  • 13篇张磊
  • 10篇胡刚毅
  • 10篇王育新
  • 10篇高煜寒
  • 9篇徐鸣远
  • 8篇沈晓峰
  • 5篇张俊安
  • 4篇李儒章
  • 2篇刘涛
  • 2篇徐学良
  • 2篇王健安
  • 2篇蒋和全
  • 2篇李婷
  • 2篇李梁
  • 1篇王友华

传媒

  • 11篇微电子学

年份

  • 3篇2022
  • 1篇2021
  • 1篇2019
  • 1篇2018
  • 2篇2017
  • 2篇2016
  • 4篇2015
  • 3篇2014
  • 2篇2013
  • 3篇2012
  • 1篇2011
  • 6篇2010
  • 1篇2009
  • 1篇2008
31 条 记 录,以下是 1-10
排序方式:
一种基于差动放大器的超高速脉宽调整电路
2010年
设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%~80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工艺制作,芯片面积为0.3 mm×0.1 mm,在1.9 V电源电压下,功耗小于40 mW。
朱璨徐鸣远沈晓峰冯雯雯
关键词:差动放大器时钟稳定电路
2GSPSA/D转换器中时钟电路仿真分析及版图设计
在A/D转换器中高性能的时钟信号主要为采样保持电路所使用。A/D转换器中的时钟信号通常是由外部输入,由于输入时钟信号的差异可能会引起作用于采样保持电路的时钟信号发生偏移从而引起采样值与理想值发生偏差引起采样保持电路性能下...
朱璨
关键词:时钟电路转换器版图设计
一种BiCMOS电流型基准电路
本发明公开了一种BiCMOS电流型基准电路,包括基准核电路、启动电路和基准电流输出电路;其中基准核电路由三部分组成:电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路;电流镜电路用于产生匹配的支路电流,正温度系数...
胡蓉彬胡刚毅付东兵王永禄张正平朱璨高煜寒张磊叶荣科
文献传递
一种低延迟折叠插值12位1.5 GS/s ADC
2022年
基于4级级联折叠插值架构,提出了一种12位ADC。电路采用0.18μm SiGe BiCMOS工艺设计。单核达到1.5 GS/s的转换速度,接口输出为2-lane LVDS,延迟时间小于7 ns。前端采样保持电路和折叠插值量化器采用纯双极设计,在不修调的情况下可达到12位量化精度。最后,给出版图设计要点和测试结果。
徐鸣远付东兵朱璨张磊王妍李梁
关键词:模数转换器折叠插值低延迟
一种采用厚膜混合工艺的10位高速D/A转换器
2008年
介绍了一种采用厚膜混合集成工艺制作的倒R-2R电阻网络结构的高速10位D/A转换器电路。重点分析了二极管电流开关对输出电流建立时间的影响,提出了一种改进型二极管电流开关结构,减少了二极管电流开关中电荷泄放引起的过冲,使电流建立时间大大减小,样品电路测试典型值为25ns。
张俊安高煜寒张加斌朱璨王锐
关键词:D/A转换器混合集成电路电流开关
跟踪保持电路
本发明提供一种跟踪保持电路,包括:输入缓冲器包含射极跟随器与单位增益放大器,射极跟随器输入模拟信号,其输出连接单位增益放大器,用于在跟踪与保持阶段放大模拟信号并输出;开关辅助模块,连接输入缓冲器的输出端、时钟信号,用于根...
张磊朱璨王永禄胡蓉彬叶荣科张正平王健安付东兵陈光炳
一种用于高速高精度A/D转换器的时钟稳定电路被引量:2
2010年
设计了一种完全满足高速高精度流水线A/D转换器的时钟稳定电路。通过在延迟环路中加入启动电路,使环路能在小于300 ns内快速锁定占空比,锁定精度为50%±1%。拥有20%-80%的占空比输入,且能很好地抑制外部时钟抖动,时钟抖动小于100 fs。电路采用0.35μm工艺制作,芯片面积为0.5 mm×0.3 mm,在3.3 V电源电压下,功耗小于78 mW。
徐鸣远沈晓峰朱璨
关键词:A/D转换器电荷泵时钟稳定电路
一种基于二阶Σ-Δ调制的D类放大器的设计被引量:1
2010年
D类放大器具有高效率、低功耗的优点,因此在便携式设备中得到广泛应用。然而,传统的D类放大器一般都是开环结构,其非线性和低电源抑制比已成为不可避免的问题。在传统结构的基础上引入Σ-Δ调制技术,可有效改善非线性和低电源抑制比。文章对传统结构和基于Σ-Δ调制的结构进行比较,在一阶Σ-Δ调制的基础上,引入一种新颖的2阶Σ-Δ调制技术,最后制定了详细的系统设计方法,采用Charter 0.35μm工艺进行仿真。仿真结果验证了设计的有效性。
沈晓峰朱璨徐鸣远张正平
关键词:D类放大器功率放大器Σ-Δ调制
一种比较器失调电压自校正电路
本发明提供一种比较器失调电压自校正电路,由于半导体工艺参数随机性引起了比较器失调电压,比较器失调电压同样具有随机性。由于比较器失调电压的随机性,在并行转换型模数转换器中并行比较器参考电压具有不确定性。在比较器失调电压严重...
胡蓉彬王永禄胡刚毅蒋和全张正平陈光炳付东兵王育新张磊叶荣科朱璨高煜寒
文献传递
一种比较器失调电压自校正电路
本发明提供一种比较器失调电压自校正电路,由于半导体工艺参数随机性引起了比较器失调电压,比较器失调电压同样具有随机性。由于比较器失调电压的随机性,在并行转换型模数转换器中并行比较器参考电压具有不确定性。在比较器失调电压严重...
胡蓉彬王永禄胡刚毅蒋和全张正平陈光炳付东兵王育新张磊叶荣科朱璨高煜寒
文献传递
共4页<1234>
聚类工具0