肖建青
- 作品数：28 被引量：8H指数：2
- 供职机构：西安微电子技术研究所更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种基于指令扩展的流水线紧耦合加速器接口结构
- 本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件R...
- 娄冕张海金杨博肖建青黄九余刘思源苏若皓罗敏涛张嘉骏
- 文献传递
- TMR故障注入与验证方法研究与实现被引量：2
- 2014年
- 从系统验证和FPGA物理原型验证两个方面,分析了TMR结构的注错方式及其验证方法;通过在TMR结构中嵌入注错逻辑,并将所有组TMR寄存器的注错控制信号统一命名,作为系统的输入,根据随机生成的注错信息,索引对应的TMR寄存器,可实现向对用户透明的任意TMR组中注错;将每组TMR寄存器的参考点和观测点引到设计的顶层统一命名,作为待测系统的输出,可适时观测对应TMR寄存器组的注错情况,分析故障电路的行为;为了解决调试机与FPGA板连接的引脚数受限的问题,特别设计了注错控制器和故障收集器;根据具体的注错情况,可编写对应的测试程序,验证设计的正确性,实验结果表明,SOC系统的错误故障率约占18.6%;为系统的可靠性评估提供了依据。
- 崔媛媛张洵颖肖建青
- 关键词：三模冗余系统芯片单粒子翻转
- 复用存储控制接口的高性能SoC测试结构
- 2015年
- 为缩短SoC的测试时间并减少测试硬件开销,提出一种高性能SoC测试结构.通过重用存储控制逻辑作为测试接口,可以消除传统双向测试总线寄生的时间间隙,同时建立的流水化测试时序,避免了测试通道中引入的关键路径;针对功能和结构双重测试需求,复用片上总线系统作为测试访问机制结构并对其进行无损式改造,减少了测试访问的等待时长;同时构建的一种不依赖于目标核的测试环,维持了测试通道与扫描链之间的带宽平衡.实验结果表明,引入的测试结构使得测试时间缩短68%,面积开销下降36.1%,同时有效降低了对原始芯片性能的影响.
- 娄冕肖建青张洵颖吴龙胜关刚强
- 关键词：存储接口测试访问机制片上总线
- 一种组合延迟槽和预译码技术的新型分支预测器被引量：2
- 2015年
- 分支预测是现代微处理器普遍用于提高指令吞吐率的关键技术,随着处理器性能需求的不断增长,分支预测结构越来越复杂,其功耗问题也日益突出.针对SPARC V8架构嵌入式处理器的结构特点和应用需求,设计了一种基于延迟槽的动态分支预测器,以此来提高处理器的预测性能;另外,通过分析动态预测器的几种设计空间,提出采用预译码机制来消除无效访问的电路结构,从而降低预测器的功耗开销.该设计在SMIC 0.13μm工艺下实现,分支预测准确度相比于之前的静态算法提高了21%,动态预测器本身的功耗降低了58%,而整个处理器的面积仅增加1.73%.结果表明,这种组合延迟槽和预译码技术的分支预测思想对SPARC处理器的性能和功耗都达到了很好的优化效果.
- 肖建青沈绪榜李伟张洵颖
- 关键词：SPARC低功耗
- SPARC V8处理器中存储管理单元的设计
- 2010年
- 存储管理单元MMU(Memory Management Unit)是各种微处理器用以实现虚拟存储的关键部件。针对SPARCV8结构处理器的需求,提出一种MMU的设计方案。分析了虚拟地址到物理地址的映射关系,通过采用转换后备缓冲区TLB(Translation Lookaside Buffer)加快了SPARCV8处理器在多任务处理时虚实地址的转换;以页式存储为依据,为页面的读、写、执行等访问提供了保护机制;并在异常发生时根据访问类型进行相应的异常处理。结论表明,该设计方案是可行的、有效的;并且可作为其它处理器MMU设计的基础。
- 肖建青李红桥张洵颖龚龙庆
- 关键词：存储管理单元物理地址多任务
- 数据有效位统一配置的流控式FIFO缓存装置及方法
- 本发明公开了数据有效位统一配置的流控式FIFO缓存结构及方法，包括第一FIFO和第二FIFO，第一FIFO和第二FIFO共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器。本发明能够提高与主机接口的数据传输效...
- 肖建青刘思源杨靓张海金贾一鸣
- 文献传递
- 一种兼容AHB协议的非握手式JTAG调试链路及其调试方法
- 本发明公开了一种兼容AHB协议的非握手式JTAG调试链路及其调试方法，包括一侧设置有对外JTAG标准接口，另一侧设置有AHB标准主机接口的串并转换单元，所述串并转换单元利用IEEE1149.1协议自定义TAP控制器指令，...
- 娄冕张洵颖杨博崔媛媛肖建青
- 文献传递
- 一种基于指令扩展的流水线紧耦合加速器接口结构
- 本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件R...
- 娄冕张海金杨博肖建青黄九余刘思源苏若皓罗敏涛张嘉骏
- 文献传递
- 一种面向多核系统的PLB转AXI桥接器设计被引量：1
- 2023年
- 针对多核系统中PLB和AXI总线间协议转换的需求,首先研究了总线协议与PowerPC处理器的访存行为,进一步研究了流水控制、读写叠加等高效率转换策略,最后研究了面向多核系统应用的缓存一致性维护策略.针对命令信号、读数据信号和写数据信号独立传输的特点,设计多通道流水线结构,既实现了命令与数据的流水并行也实现了读事务与写事务的叠加并行;在多通道流水线结构的基础上,提出一种流水并行+可变长描述符的2级加速转换技术,通过给予流水线输入更连续的总线事务,实现更高的总线转换效率;借鉴Cache表项的结构和维护策略,提出基于动态命中预测的缓存一致性维护技术,加速一致性读命令的进程.最终,实现一种高性能的PLB到AXI总线桥设计,达到总线协议行为全覆盖、命令转换低延迟的目标.总线桥应用于某款基于双核PowerPC处理器的异构多核体系结构芯片,解决了SoC系统内PLB到AXI总线的高效、高可靠转换问题,并在65 nm工艺下完成流片.
- 贾一鸣李磊肖建青
- 关键词：桥接器描述符缓存一致性
- 一种多核处理器中断控制器的设计被引量：1
- 2016年
- 为适应多核处理器对中断处理的需求,基于Open PIC协议设计实现了一种多核处理器的中断控制器,并使用VHDL语言对其进行了硬件描述.该中断控制器作为APB从机,能够根据中断的目标、优先级的配置情况以及处理器核的中断处理情况实现中断在多个处理器核间的自由分配.本文将中断仲裁、选择和分配进行流水化处理,从而实现中断的快速准确分配.
- 张海金张洵颖肖建青
