曲英杰
- 作品数：23 被引量：36H指数：3
- 供职机构：青岛科技大学信息科学技术学院更多>>
- 发文基金：山东省科技计划项目博士科研启动基金青岛市科技发展计划项目更多>>
- 相关领域：电子电信自动化与计算机技术文化科学更多>>
- 基于RISC-V和密码协处理器的SOC设计被引量：1
- 2022年
- 为了保障工业互联网设备在计算资源有限的硬件上敏感数据的机密性,同时更好地满足其低延迟的需求,通过扩展指令,在开源蜂鸟E203 MCU(Micro Control Unit,微控制单元)的基础上扩展了适用于AES(Advance Encryption Standard,高级加密标准)、RSA复合加密场景的协处理器,组成拥有安全场景扩展的RISC-V SOC(System on Chip,片上系统)。与无扩展指令相比,协处理器加持下的AES 128 bit和RSA 1024 bit运算速度至少提升了230倍,在华虹40 nm工艺下,AES核综合后面积为30805μm^(2),物理设计后的硬核面积为44944μm^(2),吞吐率可达3.9 Gbps,RSA核综合后面积为94552μm^(2),物理设计后面积为129600μm^(2),吞吐率可达49.87 kbps。
- 明洋曲英杰
- 关键词：硬件加速高级加密标准
- 可移动高性能电脑加密机控制模块设计被引量：1
- 2010年
- 本文介绍了可移动高性能电脑加密机中控制模块的设计。可移动高性能电脑加密机主要采用Altera公司的FPGA芯片和Cypress公司的USB2.0接口芯片CY7C013A来实现。控制模块的主要功能是控制USB2.0接口的读写以及加密模块的工作,并传输指令和数据。
- 曲英杰黄东伟
- 关键词：USB2.0FPGA控制模块
- 域椭圆曲线点乘的VLSI实现方法研究被引量：1
- 2017年
- 为了实现椭圆曲线密码算法的高效性,提出了基于优化的底层有限域算法的点乘设计方法;基于对二进制有限域运算的研究,提出并行模乘算法和基于欧几里得算法的右移求逆算法,并在实现中进行优化,在此基础上采用蒙哥马利算法实现点乘的快速运算;根据该算法,提出了ECC硬件电路实现方法,并用Verilog RTL进行逻辑设计,最终在Xilinx的XC7A100TFPGA硬件平台上验证实现;通过仿真测试、综合验证和时序后仿真的结果分析,所设计电路的时钟频率可以达到110 MHz,运算速度可达2.92ms,证明了设计的有效性和可行性。
- 李超张强曲英杰
- 关键词：椭圆曲线密码点乘模乘模逆
- RISC处理机设计方法研究
- 2010年
- 本文利用Verilog硬件描述语言设计了一个32位RISC处理机,该处理机的指令系统包括13条指令,其中算术逻辑运算类指令8条、存储器访问类指令2条、转移类指令3条。仿真测试的结果表明该处理器的功能是正确的。
- 曲英杰
- 关键词：VERILOG硬件描述语言集成电路设计
- AES加密芯片的设计方法及电脑加密机
- 本发明公开了一种AES加密芯片的设计方法及电脑加密机，所述AES加密芯片是针对可移动电脑加密机的需求而设计的，由USB与AES接口模块、控制模块、明文/密文/密钥寄存器、密钥扩展模块和加密/解密模块构成，可采用FPGA、...
- 曲英杰宋廷强马兴录高树静方卓红
- 文献传递
- 面向物联网领域的低成本ECC密码处理器设计被引量：1
- 2024年
- 为了保障物联网设备的隐私和安全,同时更好地满足其资源受限的特性,采用椭圆曲线密码(ECC)算法方案,通过优化底层算法和电路结构,设计了基于加法器的低成本架构的点乘硬件电路。采用硬件复用技术来减少资源消耗,每个模运算电路只用一个超前进位加法器;优化模运算算子调度,改进电路结构,点运算只使用两个模加减模块、一个模逆模块和一个模乘模块设计实现。在Xilinx公司XCZU3CG-SFVC784-1-E的FPGA平台上进行分析,该点乘电路共使用了8927个CLB LUTs,7789个CLB Registers,电路总功耗为0.371W,工作频率可达247.3 MHz,对比其他架构,处理器硬件资源节省了39.10%~72.44%。
- 马敬万曲英杰
- 关键词：物联网椭圆曲线密码密码处理器模运算
- 基于xorHash的RISC-V分支预测器设计
- 2024年
- 处理器的高速发展对分支预测器准确度要求越来越高,通过研究RISC-V处理器中分支预测器微架构,设计了基于xorHash的分支预测器;在基于xorHash的分支预测器中,使用改进后的xorHash算法对分支跳转指令进行散列处理,降低了别名发生概率,并提高了预测准确率;将分支预测器接入RISC-V五级流水线架构,利用Verilator仿真验证了改进后的分支预测器的准确率,通过板级测试评估了其性能;结果表明,分支预测器在运行CoreMark时准确率达到99.57%,在运行Dhrystone时准确率达到97.57%。
- 苗恒曲英杰
- 关键词：处理器分支预测器
- 基于FPGA的相关干涉仪测向算法的设计与实现被引量：1
- 2024年
- 为了适应日渐复杂的电磁对抗环境,有别于传统的处理器采用串行架构使用IQ数据进行测向算法运算,为了能更快速、更稳定的计算出相位差,提出一种优化后的相关干涉仪测向算法架构并在FPGA上实现设计。详细给出FPGA测向系统架构和运算流程,并结合实际采取一个稳定的、经济实惠的系统架构;为了满足后续实际应用需求,在Xilinx的xc7vx690tffg1927-2为逻辑控制单元的载板进行板级测试中,验证了FPGA进行相关干涉仪测向识别结果的稳定性和高效性,经过验证发现,相较于传统的FPGA相关干涉仪测向架构,经实验测试后实现了所提出的架构在LUT资源占用率上降低了39.5%,测向速度提高17%,可处理信号带宽80 MHz,跳速高达1200跳/s。
- 林泽龙曲英杰
- 关键词：FPGA资源优化宽带测向
- 基于高速总线的密码SoC设计与实现被引量：2
- 2023年
- 物联网、汽车制造、智慧医疗等行业的飞速发展,加快了端设备芯片的推广和应用,随之而来的芯片安全问题也暴露出来,传统的单片机或ARM-A系列的CPU芯片已经不能满足越来越复杂的应用需求。为解决目前端设备存在芯片安全防护不足、传输速度慢、功耗高、计算资源不足等问题,结合SoC设计理念,提出了一种基于高速总线的密码SoC设计方案,实现对端设备的传感器、芯片、硬件的动态状态获取,接收多种高速协议接口数据,加密存储及备份至云端等功能。该方案基于SoC设计,采用开源处理器,完成了一套由处理器、高速总线、硬件外设、加密单元相结合的低功耗加密监控芯片。综合及功耗分析和实验结果表明,实现了数据的高速可靠传输与加密,满足大容量数据快速加解密的需求;采用低功耗设计,性能无影响,功耗降低约20%。
- 王凯曲英杰
- 关键词：芯片设计高速数据传输低功耗设计
- AES加密芯片的设计方法及电脑加密机
- 本发明公开了一种AES加密芯片的设计方法及电脑加密机，所述AES加密芯片是针对可移动电脑加密机的需求而设计的，由USB与AES接口模块、控制模块、明文/密文/密钥寄存器、密钥扩展模块和加密/解密模块构成，可采用FPGA、...
- 曲英杰宋廷强马兴录高树静方卓红
- 文献传递
