孙佳佳
- 作品数：9 被引量：3H指数：1
- 供职机构：中国电子科技集团公司更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 高速缓存单元原理及设计实现
- 2014年
- Cache是一种容量小、速度快的存储器阵列,位于主存和CPU内核之间,保存着最近一段时间处理器涉及到的主存块内容。为了改善系统性能,CPU尽可能从Cache中读取数据,减小慢速存储器给CPU内核造成的存储器访问瓶颈问题的影响。
- 孙佳佳刘财坤
- 关键词：高速缓存处理器主存
- 在IC设计中应用STA处理时序问题的方法被引量：1
- 2014年
- 当代数字IC的设计规模和复杂性在不断增加,验证工作也越来越困难,特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式,通过应用工具软件,来对设计时序进行分析。主要探讨了在IC设计当中对于时序违例的一些处理方法。
- 孙佳佳赵庆哲
- 关键词：数字IC静态时序分析
- 电荷俘获型存储单元的读取方法
- 本发明提出一种电荷俘获型存储单元的读取方法，包括：为电荷俘获型存储单元中的待测晶体管提供一个对应的补偿晶体管，补偿晶体管与待测晶体管的参数相同，将补偿晶体管的栅极、源极和衬底接地，并将补偿晶体管的漏极分别连接到一个电流源...
- 陆虹孙轶君王佳宁景欣孙佳佳袁方
- 文献传递
- 提高MOS器件击穿电压的方法及MOS器件
- 本申请提供了一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。另外，本发明还提供了一种提高MOS器件击穿电压的方法。本...
- 林洪春杨大为孙佳佳王增智樊吉涛
- 文献传递
- 存储单元的读取方法
- 本发明提出一种存储单元的读取方法，包括：为存储单元中的待测晶体管提供一个对应的补偿晶体管，补偿晶体管与待测晶体管的参数相同，将补偿晶体管的栅极、源极和衬底接地，并将补偿晶体管的漏极分别连接到一个电流源和电流-电压转换电路...
- 陆虹孙轶君王佳宁景欣孙佳佳袁方
- 用Verilog HDL进行可综合RTL设计概述被引量：2
- 2009年
- VerilogHDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域。在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格。
- 牛英山孙佳佳
- 关键词：硬件描述语言
- 反熔丝现场可编程门阵列编程状况的预估方法
- 本发明公开了一种反熔丝现场可编程门阵列编程状况的预估方法。该方法包括：将用于承载反熔丝现场可编程门阵列的晶元划分为多个区域；在所述多个区域内分别植入多个测试用反熔丝器件；对所述测试用反熔丝器件的上电极和下电极施加测试电压...
- 杨大为孙佳佳
- 文献传递
- 反熔丝现场可编程门阵列编程状况的预估方法
- 本发明公开了一种反熔丝现场可编程门阵列编程状况的预估方法。该方法包括：将用于承载反熔丝现场可编程门阵列的晶元划分为多个区域；在所述多个区域内分别植入多个测试用反熔丝器件；对所述测试用反熔丝器件的上电极和下电极施加测试电压...
- 杨大为孙佳佳
- MOS器件
- 本申请提供了一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。本申请只需设置第一分压环和第二分压环，并通过将第一分压环...
- 林洪春杨大为孙佳佳王增智樊吉涛
- 文献传递
