费璐
- 作品数：10 被引量：0H指数：0
- 供职机构：中国科学院上海微系统与信息技术研究所更多>>
- 相关领域：电子电信一般工业技术更多>>
- 用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法
- 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
- 改性离子注入高阻SOI衬底的共面波导特性研究
- 2017年
- 因良好的射频性能,高阻SOI(High-Resistivity Silicon-on-Insulator,HR-SOI)被广泛应用于射频集成电路(RFICs)。通过提取共面波导传输线(Co-Plane Waveguide,CPW)的射频损耗来表征衬底材料的射频性能。高阻SOI衬底由于表面寄生电导效应(Parasitic Surface Conductance,PSC),射频性能恶化。设计并制备了一种新型的改性结构来优化高阻SOI的射频性能,通过将硅离子注入到绝缘埋层中来消除表面寄生电导效应。在0~8 GHz范围内,传输线损耗优于时下业界最先进的TR-SOI的结果(Trap-Rich Layer Silicon-on-Insulator)。由于工艺简单,易于集成化,是极具潜力的射频SOI材料。
- 程实常永伟魏星费璐
- 基于绝缘体上硅衬底的射频共面波导元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
- 用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法
- 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 基于绝缘体上硅衬底的射频共面波导元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
- 基于绝缘体上硅衬底的射频电感元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
- 基于绝缘体上硅衬底的射频电容元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 基于绝缘体上硅衬底的射频电感元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
- Ta_2O_5的俄歇谱分析
- 1989年
- 利用俄歇电子谱仪对作为深度剖面分析定标用的Ta_2O_5/Ta标样在溅射过程中的行为进行了分析。标样为阳极氧化工艺制成,厚度为500(?)。分析证明,在溅射过程中,样品内的元素组份及化学状态均相应发生明显变化,并可将全过程划分为三个阶段。本文还对利用该标样作剖面分析分辨能力的确定及标样长期贮存性能的可能变化作了讨论。
- 陆明费璐张强基
- 关键词：阳极氧化工艺谱分析多层结构
- 基于绝缘体上硅衬底的射频电容元件及其制备方法
- 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述...
- 俞文杰费璐刘强刘畅文娇王翼泽王曦
- 文献传递
