王晓蕾
- 作品数：106 被引量：56H指数：4
- 供职机构：合肥工业大学更多>>
- 发文基金：国家自然科学基金国家教育部博士点基金安徽省自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信文化科学理学更多>>
- 基于CNN-BiGRU神经网络融合的手语识别方法
- 本发明公开了一种基于CNN‑BiGRU神经网络融合的手语识别方法，包括：1采集手语数据并添加标签制作手语数据集；2对手语数据集进行数据预处理；3将增强后的特征数据划分为训练数据集、验证数据集和测试数据集；4建立一维CNN...
- 李桢旻祝东疆苏彦博贺子珊鲁杰彭靖宇杜高明王晓蕾
- 文献传递
- 一种基于快速卷积的资源复用型神经网络硬件加速电路
- 本发明公开了一种基于快速卷积的资源复用型神经网络硬件加速电路，是由输入行缓冲器、输入数据转换模块、权重缓冲区、权重数据转换模块、坐标拼接模块、计算单元阵列、输入循环计数器、输出数据转换模块、中间缓冲存储、输出特征图暂存模...
- 杜高明陶玉辉韩峰张华蕾李桢旻王晓蕾张多利
- 文献传递
- 一种用于AMOLED驱动的多模式高效电荷泵被引量：1
- 2019年
- 设计了一种用于AMOLED驱动芯片的多模式高效低纹波电荷泵。该电荷泵通过模式选择,使输出电压可配置,实现多模式功能。针对电压建立和模式切换过程中电荷损耗的问题,利用初始化电路和电压检测电路来保证电荷泵中电荷单向传输,同时利用衬底选择开关来解决电荷泵的体效应问题,提高了电压转换效率。采用双边对称的泵电路结构,减小了输出电压纹波。采用UMC 80 nm CMOS工艺进行仿真。结果表明,负载电流为4 mA时,输出电压为8.4~17 V,四种工作模式下电压转换效率均在90%以上,电压纹波均小于1 mV。
- 王晓蕾聂家谊庄则敬邓红辉
- 关键词：电压检测电路
- 一种片上网络缓存上界的优化方法
- 本发明公开了一种片上网络缓存上界优化的方法，其特征是，利用网络演算计算网络中节点缓存的计算方法，通过计算整个网络每个节点的缓存，得出最高节点的缓存深度；结合萤火虫映射算法，将最高节点的缓存作为目标函数，对最高节点的缓存进...
- 杜高明丁亚张多利宋宇鲲王晓蕾尹勇生
- 文献传递
- 镜像比自选的LED显示屏恒流驱动电路
- 本发明公开了一种镜像比自选的LED显示屏恒流驱动电路，包括基准电压源电路、恒流调节电路、电压采样电路、电流镜像比自调电路、电流镜电路及显示帧数据处理电路。基准电压源电路包括七级环路振荡器和带隙基准电路；恒流调节电路包括比...
- 王晓蕾茅俊虎郑皓蒋飞飞
- 文献传递
- 多核SoC体系结构及原型设计技术研究
- 高明伦杜高明张多利耿罗锋候宁胡永华宋宇鲲尹勇生邓红辉王锐王晓蕾刘聪贾靖华
- 该项目设计实现了层次化总线结构多核SoC、全互连混合结构和二维网格结构的NoC等硬件原型。引入了层次化系统总线结构，实现两层存储管理，有效缓解了多核访存的瓶颈效应；增加了处理器核之间的全互连机制，从而增加了处理器之间的通...
- 关键词：
- 基于边缘标记的自适应导向滤波去雾电路
- 本发明公开了一种基于边缘标记的自适应导向滤波去雾电路，输入RAM模块存储图像数据并分别传输给灰度模块和数据缓存器；灰度模块计算得到灰度数据后传输给梯度模块和自适应亮度和边缘标记模块；梯度模块接收灰度数据，运算得到梯度数据...
- 杜高明徐志强何龙王晓蕾张多利
- 一种基于匹配电容的微小动态电容比较电路
- 本发明公开了一种基于匹配电容的微小动态电容比较电路，其特征在包括电容模块、控制模块、比较模块和匹配电容模块，随着开关的导通和断开，电容模块中的比较电容的电容连接点的电压也随之改变，积分器便根据电压变化判断比较电容的大小；...
- 王晓蕾汪涛蒋飞飞
- 文献传递
- 基于通道差值模型的导向滤波去雾算法及其FPGA实现
- 2023年
- 计算机视觉系统受到有雾天气的影响会导致捕获的图像质量较差。为了解决该问题,文中提出了一种基于通道差值模型的导向滤波去雾算法及其FPGA(Field Programmable Gate Array)设计。通过分离雾天图像的亮通道与暗通道得到通道差值模型,并将该模型作为导向滤波的引导图对雾天图像进行平滑处理,最后进行高升压滤波操作得到去雾图像,设计硬件架构并在FPGA上实现。实验结果表明,去雾后的图像场景照度均匀,纹理信息恢复程度较好且颜色保真度高,对于480×270大小的图像,电路综合频率为108.448 MHz,吞吐量为323.47 MB·s^(-1),完成整个去雾过程花费时间为0.0012 s。实验结果证明文中所提算法及其硬件设计能够有效提高图像可见度和去雾速度。
- 曹红芳王晓蕾杜高明李桢旻倪伟
- 关键词：去雾吞吐量FPGA
- 高速流水线结构的大整数乘法器FPGA设计与实现被引量：2
- 2022年
- 大整数乘法是密态数据计算中最为耗时的基本运算操作,提高大数乘法单元的计算速度在全同态加密机器学习等应用中尤为重要。提出了一种输入数据位宽为768 kbit的高速大整数乘法器设计方案,将核心组件64 k点有限域快速数论变换(NTT)分解成16点NTT实现,并通过算法分治处理,细化16点NTT的流水线处理过程。采用加法和移位来实现模减计算单元,并利用高效的无冲突地址生成算法完成数据交互,实现大整数乘法的高速化。该乘法器最后被部署在Altera Stratix-V FPGA开发板上,实验结果表明,电路工作频率为169.23 MHz,大整数乘法计算总体耗时0.317 ms。对比现有的硬件设计,在速度性能上有1.2倍至7.3倍的提升。
- 涂振兴王晓蕾杜高明李桢旻
- 关键词：流水线NTTFPGA
