您的位置： 专家智库 > >

周芝梅

作品数：2 被引量：10H指数：1
供职机构：北京理工大学更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信

主题

  • 2篇数字脉压
  • 2篇脉压
  • 1篇信号
  • 1篇信号处理
  • 1篇异步串口
  • 1篇阵列
  • 1篇同步串口
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇门阵列
  • 1篇可编程门阵列
  • 1篇块浮点
  • 1篇雷达
  • 1篇基于FPGA
  • 1篇浮点
  • 1篇FPGA
  • 1篇IC应用
  • 1篇处理器
  • 1篇处理器设计

机构

  • 2篇北京理工大学

作者

  • 2篇周芝梅
  • 1篇刘振宇

传媒

  • 1篇现代雷达

年份

  • 2篇2003
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
集成化脉压处理器设计及ASIC应用
该文研究实现了一个基于FPGA芯片Virtex2(Xc2v500)的三通道高速实时数字脉压系统.针对脉压算法的特点,使用了一种硬件共享的结构,节省了系统资源.通过硬件的并行结构加快处理速度,从而使系统达到能在96.23u...
周芝梅
关键词：数字脉压块浮点异步串口同步串口
文献传递
基于FPGA的高速实时三通道脉压处理器研究被引量：9
2003年
脉压一直是雷达处理系统中的关键技术。本文研制了一个基于 FPGA芯片 Xc2 v5 0 0的三通道高速实时数字脉压系统。针对脉压算法的特点 ,提出了一种硬件共享的结构 ,节省了系统资源。通过硬件的并行结构加快处理速度 ,从而使系统达到能在 96 .2 3μs内完成三路 5 12点信号的脉压。用块浮点的算法改善了定点算法的精度 。
周芝梅刘振宇韩月秋
关键词：FPGA信号处理数字脉压现场可编程门阵列雷达
全选 清除 导出
共1页<1>
聚类工具0