您的位置: 专家智库 > >

余良

作品数:2 被引量:1H指数:1
供职机构:华中科技大学光学与电子信息学院更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 1篇期刊文章
  • 1篇学位论文

领域

  • 2篇电子电信

主题

  • 2篇电路
  • 1篇电路设计
  • 1篇电路芯片
  • 1篇硬件
  • 1篇硬件安全
  • 1篇数字IC
  • 1篇芯片
  • 1篇集成电路
  • 1篇集成电路芯片
  • 1篇加密
  • 1篇功能模块
  • 1篇AES加密

机构

  • 2篇华中科技大学

作者

  • 2篇余良
  • 1篇郑朝霞
  • 1篇田园
  • 1篇刘政林
  • 1篇李一帆

传媒

  • 1篇计算机工程

年份

  • 1篇2014
  • 1篇2012
2 条 记 录,以下是 1-2
排序方式:
数字IC中硬件木马的特性与检测技术研究
由于当今集成电路设计行业各个阶段的相对独立性,同时芯片设计与芯片制造过程分离的产业形式,导致攻击者可能在芯片设计与制造环节中,将带有特定恶意功能的“硬件木马”电路植入到芯片内部的硬件电路中。然而,集成电路芯片早已广泛应用...
余良
关键词:数字IC电路设计功能模块
基于概率签名的硬件木马检测技术
2014年
针对集成电路芯片被植入硬件木马后带来的安全问题,提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测,采用随机算法构建芯片电路(布尔函数)的概率签名,作为唯一的识别符模板,当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路,植入常见硬件木马并进行攻击实验,对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验,结果表明,该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马,置信度达到95%。
郑朝霞李一帆余良田园刘政林
关键词:集成电路芯片硬件安全AES加密
共1页<1>
聚类工具0