国家自然科学基金(60976025)
- 作品数：3 被引量：8H指数：2
- 相关作者：仲顺安李国峰王皓磊杨阳赵显利更多>>
- 相关机构：北京理工大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 基于多相位量化噪声抑制的分数频率合成器的实现被引量：1
- 2014年
- 为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构.该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比.通过对比发现,对于环路带宽为1MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12dB.该频率合成器使用UMC 0.18μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.
- 王皓磊仲顺安党华
- 关键词：Σ-Δ调制器分数频率合成器
- 用于射频接收机的三阶多级Σ-Δ调制小数分频频率合成器的实现被引量：5
- 2013年
- 基于TSMC 0.18μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器.设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗.仿真结果表明,该频率合成器可以在900MHz～1.4GHz的频率范围内产生间隔为25kHz的输出信号.在1.2GHz输出时,偏离载波频率1MHz处的相位噪声可以达到-106dBc/Hz,锁定时间小于10μs.
- 王皓磊仲顺安李国峰
- 关键词：小数分频环形振荡器
- 5位1.5GHz采样频率的Flash ADC的设计及数字后台校正实现被引量：2
- 2012年
- 基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.
- 杨阳赵显利仲顺安李国峰
- 关键词：VOLTERRA级数
