上海市科委SDC项目(037062020)
- 作品数：4 被引量：13H指数：3
- 相关作者：周晓方周电闵昊吴王华章倩苓更多>>
- 相关机构：复旦大学更多>>
- 发文基金：上海市科委SDC项目国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于JTAG的软硬件协同SOC调试接口被引量：5
- 2007年
- 提出了一种处理器片上调试系统。使用科学的设计方法学完成了硬件与软件部分的设计,采用优化策略改进了硬件部分,得到了测试覆盖率高、稳定性较高、实时性较好的可调试SOC。软件部分通过层次化设计,连接硬件和UI,具有一定的价值。
- 刘洋吴王华周晓方周电
- 关键词：JTAG软硬件协同无缝切换
- 深亚微米下系统级芯片的物理设计实例被引量：3
- 2005年
- 深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考。
- 曾宏曾璇闵昊
- 关键词：深亚微米系统级芯片
- 面向家庭网络的Java协处理器研究与开发
- 2006年
- 为解决纯软件的Java卡虚拟机(JCVM)在嵌入式系统中解释执行速度较慢、效率低的性能问题,软硬件协同方式设计面向家庭网络(Home Network)的Java协处理器,对部分JCVM指令使用硬件电路来加速执行.并且在硬件加速的过程中采用流水线结构、环形指令缓存、指令折叠等方式来进一步提高电路速度.
- 王芳于宇周晓方闵昊周电
- 关键词：专用集成电路设计软硬件协同设计
- 可自适应变频嵌入式微处理器核的设计被引量：5
- 2006年
- 变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、休眠模式,可停止整个系统时钟及PLL的运行,有效地降低了功耗.仿真结果表明,在0.18umCMOS工艺下,SRISC-I最高频率达到250MHz,在PLL的控制下其工作频率可以以10MHz的步长改变.同时,给出了SRISC-I在不同频率下运行Dhrystone2.1程序的功耗,250MHz时为82.466mWatt,而在休眠模式下仅为28uWatt.
- 李侠周晓方张海清章倩苓
- 关键词：变频技术低功耗设计
