您的位置： 专家智库 > >

国家高技术研究发展计划(2002AA1Z1380)

作品数：10 被引量：31H指数：4
相关作者：周祖成赵行波张海亮贺光辉徐宁仪更多>>
相关机构：清华大学更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：电子电信自动化与计算机技术更多>>

文献类型

  • 10篇中文期刊文章

领域

  • 8篇电子电信
  • 3篇自动化与计算...

主题

  • 4篇FPGA
  • 2篇电路
  • 2篇通信
  • 2篇内插
  • 1篇电视
  • 1篇多输出
  • 1篇多输入多输出
  • 1篇优先级分配
  • 1篇预滤波
  • 1篇正交频分
  • 1篇正交频分复用
  • 1篇直接存储器访...
  • 1篇视频广播
  • 1篇数据处理
  • 1篇数字电视
  • 1篇数字视频
  • 1篇数字视频广播
  • 1篇天线
  • 1篇天线选择
  • 1篇通信体系

机构

  • 10篇清华大学

作者

  • 9篇周祖成
  • 4篇赵行波
  • 3篇贺光辉
  • 3篇张海亮
  • 2篇俞伟
  • 2篇徐宁仪
  • 2篇王亮
  • 2篇凌康
  • 1篇张越
  • 1篇冷祥纶
  • 1篇刘伯安
  • 1篇董峰
  • 1篇周欣
  • 1篇涂春江
  • 1篇李韶华
  • 1篇陈弘毅
  • 1篇王有政
  • 1篇陈曦

传媒

  • 6篇微计算机信息
  • 3篇清华大学学报...
  • 1篇计算机辅助设...

年份

  • 4篇2007
  • 3篇2006
  • 2篇2005
  • 1篇2004
共 10 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种IEEE 802.11b基带处理器的低硬件复杂度设计被引量：2
2005年
为了降低基带处理器的硬件复杂度以减少系统的成本,该文提出了一种适用于IEEE802.11b的基带处理器设计。重点描述了捕获、同步以及补偿码键控(CCK)解调方法。在捕获和同步过程中,采用了天线锁定技术,并且利用一种特殊转置结构的相关器完成了信号检测功能。CCK解调器包含快速Walsh变换(FWT)结构和符号判决单元,采用了一种新的算法和结构,降低了硬件复杂度。该芯片采用TSMC公司的0.25μm逻辑CMOS工艺设计,等效门数为32万门,版图面积为13mm2,仿真验证表明新的设计降低了硬件复杂度。
涂春江周欣刘伯安陈弘毅
关键词：数据处理基带处理器无线局域网IEEE
MIMO-OFDM中基于波束成形的天线选择研究被引量：1
2007年
为减少多输入多输出(MIMO)正交频分复用(OFDM)系统的复杂度,本文基于最小化差错概率准则,提出一种波束成形的天线选择算法。该算法不仅可以减少收发两端DFT/IDFT的个数,而且有效减少射频模块的个数,从而大大降低系统的复杂度。为降低天线选择算法本身的复杂度,文中提出一种简化的天线选择算法。仿真结果表明,与时频联合波束成形算法相比,相同性能要求下,其需要的射频模块的个数可减少37.5%以上。
李韶华王有政周祖成
关键词：波束成形天线选择
一种优化的机顶盒节目指南系统设计与实现被引量：4
2006年
本文介绍了一种电子节目指南(EPG)系统在机顶盒上的优化设计方案。该方案的创新点在于针对简单EPG和高级EPG的特点设计不同的SI引擎流程,从而提高了各自执行效率;同时提出一种新的节目索引和节目信息两者分离的EPG数据库结构,这种结构便于应用层对数据库的查询以及数据库自身管理。
张越董峰冷祥纶周祖成
关键词：EPG数字电视机顶盒
基于FPGA的可配置通信平台设计被引量：8
2006年
本文设计了一种基于FPGA的、通用可配置的通信开发与测试平台。针对不同信道编码和调制方式的组合,通过采用实时软硬件重构技术,该平台可以在短期内完成相应通信系统的构建、验证和配置。本文还结合设计实例说明了所构建平台的特点。
张海亮赵行波王亮周祖成
关键词：FPGADSPSOPC
一种QPSK位同步电路的设计被引量：4
2007年
本文针对QPSK调制信号,提出了一种立方内插、预滤波和Gardner定时误差检测相结合实现符号位同步的电路结构。在Matlab的AlteraDSPBuilder环境下实现该算法的设计,并进行功能仿真,最后在AlteraStratixII开发板上FPGA实现了该算法。此电路已用于实际的接收机中,工作时钟频率最高可达到130MHz,能够纠正0.1%的定时误差,性能良好。
凌康王亮周祖成
关键词：内插FPGA预滤波
数字视频广播传输流接收专用芯片的设计被引量：1
2007年
为了满足计算机能够接收数字视频广播(DVB)内容的需要,针对DVB传输数据量大,实时性要求高的业务特性,提出了一种DVB传输流接收专用芯片的设计。按照自顶向下的设计流程,通过合理划分软硬件结构,围绕高速数据通道的设计,采用流水线结构和链式直接存储器访问(DMA)的方式来提高数据处理速度,并利用理论建模的方法定制链式DMA的参数以及系统缓存大小。实验结果表明:链式DMA策略的硬件带宽达到476.6 Mb/s,为传统DMA方式的25倍,有效提高了接收芯片的数据处理能力。该芯片已采用Fujitsu 0.35μm的CMOS工艺流片。
贺光辉俞伟赵行波周祖成
关键词：专用集成电路数字视频广播直接存储器访问
一种基于内插法符号同步电路的设计被引量：6
2006年
提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过AlteraDSPBuilder完成该电路的设计、仿真和分析,将设计用AlteraStratixIIFPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz。
赵行波张海亮贺光辉周祖成
关键词：插值FPGA
FineBus:一种提供QoS保证的SoC通信体系结构
2005年
现有System-on-Ch ip通信体系结构中,同一个主设备发出的不同性质的通信流得到的服务质量是相同的,这导致整个系统的带宽和时延性能的下降,总线设备在仲裁中的优先权缺少分配算法。该文提出了一种新的提供服务质量(Q oS)保证的片上系统(SoC)通信体系结构——F ineBus,它能够提供带宽和时延的精细控制。为此将通信流按其服务质量要求划分为不同的端口,并提出了“按需分配”算法为每个端口分配一个Q oS的度量。通过结构和算法的创新,对通信流的服务质量进行细粒度控制。实验结果表明,此通信体系结构比现有结构能更好地适应多变的通信流服务质量要求。
徐宁仪俞伟贺光辉周祖成
关键词：总线仲裁优先级分配
基于IP集成的RS码+DQPSK系统设计
2007年
本文利用Altera公司开发的RS、NCO和FIR IP core以及Simulink、DSP_Builder中的模块快速搭建了一个RS(204,188)+DQPSK的低中频调制解调系统。分别在Simulink、Modelsim中验证了系统的功能,最后在Altera公司的Stratix II EP2S60DSP开发板中实现了该系统,并对系统进行了测试。试验结果表明DQPSK系统加入RS码后,在Pe=1e-3时,RS(204,188)编码可以带来3￣4dB的增益。
王亮凌康张海亮赵行波周祖成
关键词：IPCORE系统集成FPGA仿真测试
嵌入式系统虚拟原型平台的SystemC实现被引量：5
2004年
提出一个基于SystemC的可配置嵌入式系统快速虚拟原型平台 ,它具有典型的片上系统结构 ,支持多层总线架构 作为SystemC事务处理级模型 ,该平台支持快速仿真和通信细化 将此平台应用于IEEE 80 2 11媒体访问控制器的设计 。
陈曦徐宁仪周祖成
关键词：嵌入式系统SYSTEMCIEEE802.11SYSTEMC
全选 清除 导出
共1页<1>
聚类工具0