上海-AM基金(07SA04) 作品数:7 被引量:8 H指数:2 相关作者: 赖宗声 张润曦 何伟 徐萍 陈磊 更多>> 相关机构: 华东师范大学 苏州市职业大学 更多>> 发文基金: 上海市教育委员会重点学科基金 上海-AM基金 上海市科学技术委员会资助项目 更多>> 相关领域: 电子电信 更多>>
用于无线局域网的双频段低噪声放大器 被引量:2 2009年 采用0.18μmCMOS工艺设计并制造了一款新型的应用于无线局域网的双频段低噪声放大器。设计中,通过切换输入电感和负载电感,来使电路分别工作在2.4GHz和5.2GHz频段。在1.8V的电源电压下,在2.4GHz和5.2GHz两个频段上,其增益分别达到了11.5dB和10.2dB,噪声系数分别是3dB和5.1dB。芯片总面积是0.9mm×0.65mm。 马和良 陈磊 张润曦 赖宗声关键词:双频段 低噪声放大器 无线局域网 单片UHF RFID阅读器中低噪声频率综合器的设计 2009年 结合EPC global C1 G2协议和ETSI规范要求,讨论了频率综合器噪声性能需求,并设计实现了用于单片CMOS UHF RFID阅读器中的低噪声三阶电荷泵锁相环频率综合器。在关键模块LC VCO的设计中,采用对称LC滤波器和LDO调节器提高VCO相位噪声性能。电路采用IBM 0.18μm CMOS RF工艺实现,测得频率综合器在中心频率频偏200 kHz和1 MHz处相位噪声分别为-109.13 dBc/Hz和-127.02 dBc/Hz。 何伟 张润曦 徐萍 张勇 陈子晏 赖宗声关键词:超高频射频识别 频率综合器 相位噪声 低杂散锁相环中电荷泵的设计 被引量:3 2009年 采用IBM0.18μm CMOS工艺,设计了一款应用于433MHzASK接收机中低杂散锁相环的电荷泵电路。设计采用与电源无关的带隙基准偏置电流源和运算放大器,实现了电荷泵充放电电流源的精确匹配,有效抑制了传统电荷泵对锁相环锁定状态中杂散信号的影响。电路在Cadence的Spectre工具下进行仿真,结果表明:当电源电压为1.8V、参考电流为30μA、输出电压范围在0.5~1.5V时,充放电电流精确匹配,杂散小于-80dB,其性能符合接收机系统要求。 黄爱波 何伟 周进 田亮 陈磊 赖宗声关键词:锁相环 电荷泵 杂散 用于射频识别阅读器的并行放大求和结构对数放大器 被引量:1 2009年 基于IBM0.18μm标准CMOS工艺,设计了一种并行放大求和结构对数放大器(parallel-amplification parallel-summation logarithmic amplifier:PPLA)。该结构克服了连续检波式对数放大器(SDLA)延时长、易自激的缺点,在实现大动态范围的同时,无需反馈环路来稳定。该放大器应用于射频识别阅读器的ASK解调电路中,将大动态范围的输入信号压缩到接收机可以接收的范围。整个并行放大求和对数放大器获得70dB的动态范围、1MHz带宽、19mW功耗。 张勇 陈磊 李斌 张润曦 赖宗声关键词:对数放大器 433MHz ASK接收机射频前端电路设计 2010年 设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。 徐萍 何伟 张润曦 赖宗声关键词:射频前端 低噪声放大器 接收机 超高频 便携式UHF RFID阅读器中发射前端电路设计 被引量:1 2010年 采用0.18μm CMOS工艺设计并制作了一款应用于便携式UHFRFID阅读器的射频发射前端电路。所设计的有源I/Q上混频器通过开关控制Q支路的信号输入,实现了EPC Global Class-1Gen-2协议中所要求3种调制方式;驱动放大器通过实现增益7级数字可调有效地预放大混频器的输出信号。在1.8V的电源电压下,测得阅读器前端电路的主要性能参数如下:上混频器的输入端P1dB,达到-14.9dBVrms,转换增益和噪声系数分别为3.18dB和13.20dB;驱动放大器的输出端P1dB在50Ω阻抗上达到3.5dBm,转换增益可调范围和噪声系数变化范围,分别为7.90~16.30dB和3.10~5.00dB。 徐萍 何伟 张润曦 马和良 赖宗声关键词:驱动放大器 射频识别 超高频 UHF RFID阅读器中低噪声Σ小数频率综合器的设计 被引量:1 2010年 采用0.18μmRF CMOS工艺结合EPC C1G2协议和ETSI规范要求,实现了一种应用于CMOS超高频射频识别阅读器中的低噪声ΔΣ小数频率综合器。基于三位三阶误差反馈型ΔΣ解调器,采用系数重配技术,有效提高频率综合器中频段噪声性能;关键电路VCO的设计过程中采用低压差调压器技术为VCO提供稳定偏压,提高了VCO相位噪声性能。多电源供电模式下全芯片偏置电流为9.6mA,测得在中心频率频偏200kHz、1MHz处,相处噪声分别为-108dBc/Hz和-129.8dBc/Hz。 何伟 徐萍 张润曦 石春琦 张勇 陈子晏 赖宗声关键词:超高频射频识别 相位噪声 频率综合器 调制器