国家自然科学基金(60576024)
- 作品数：5 被引量：15H指数：2
- 相关作者：曾晓洋赵佳韩军陈俊顾叶华更多>>
- 相关机构：复旦大学更多>>
- 发文基金：国家自然科学基金上海-AM基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 低硬件成本的高性能Hash算法加速器VLSI设计被引量：2
- 2007年
- 本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;在86MHz的工作频率下,其数据吞吐率达1.07Gbps.分析结果显示,该硬件加速器具备低成本和高性能的特点,适用于PDA、智能手机等面积受限的移动设备,具有良好的应用前景.
- 顾叶华曾晓洋韩军张章
- 关键词：VLSI
- A Programmable Security Processor for Cryptography Algorithms
- A novel programmable security processor for cryptography algorithms is presented in this paper.The 16-bit leng...
- Lin HanJun HanXiaoyang ZengRonghua LuJia Zhao
- 基于振荡器的高性能真随机数发生器被引量：7
- 2007年
- 设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。
- 邓焕金荣华陈俊谢磊曾晓洋郭亚炜
- 关键词：随机数发生器振荡器热噪声抖动
- 抗差分功耗分析攻击的AES SubByte模块全定制VLSI设计
- 2009年
- 基于灵敏放大器逻辑,采用全定制的方法,设计实现一种AES密码算法的SubByte模块.本文的设计能够实现电路的功耗与运算数据及操作顺序的无关性,从而能够有效地防止差分功耗分析攻击.本设计采用SMIC0.18um CMOS工艺,电路工作频率达到83.3MHz,其版图面积约为0.85mm2.因此,本设计可以广泛应用于高度安全性的对称加密运算设备.
- 李亮韩军曾晓洋赵佳陈淑玉
- 关键词：全定制差分功耗分析
- A Core-based Multi-function Security Processor with GALS Wrapper
- The security processor proposed in this paper is composed by multiple cryptographic cores.And due to the use o...
- Dan CaoJun HanXiao-yang ZengShi-ting Lu
- 超低成本的AES算法VLSI实现被引量：4
- 2007年
- 提出一种超低成本的先进密码算法(AES)的VLSI实现方案.为了尽量减小硬件开销,将每轮128位的加解密运算分成4次32位运算,以两级流水线结构实现,同时通过模块复用和优化运算次序,特别是提出了一种低成本的密钥扩展结构,以很小的硬件代价获得很高的性能.本设计采用HHNEC0.25um标准CMOS工艺,单元面积仅约12k等效门;在100MHz工作频率下,128位加密的数据吞吐率达到256Mbps.
- 赵佳曾晓洋韩军陈俊
- 关键词：AES流水线密钥扩展
- 一种新型操作数长度可伸缩的模乘器VLSI设计被引量：2
- 2007年
- 在改进基于字的Montgomery模乘算法的基础上,通过优化流水线结构缩短关键路径,实现了一种结构优化的模乘器。设计中采用了按字运算的高基Montgomery模乘算法,使该设计具有良好的可扩展性,可以完成任意位数的模乘运算。改进了模乘器的流水线结构,提高了模乘器的工作效率。该设计可以应用于各种高性能且低成本的RSA密码协处理器设计。
- 顾叶华曾晓洋赵佳陆荣华
- 关键词：流水线可伸缩VLSI
